一种基于并行环形数据流结构的卷积阵列架构，用于CNN加速器

《IEEE Embedded Systems Letters》：A parallel ring streaming dataflow based convolution array architecture for CNN accelerator

近期机器学习发展推动卷积神经网络需求激增，但计算密集特性制约资源受限场景应用。本文提出基于新型调度算法的并行环流数据流架构（PRSD），在180nm CMOS工艺下实现0.62mW/MHz功耗，107.8 GOPS吞吐量，0.695 TOPS/W能效，较现有架构性能显著提升。

　　

摘要：

机器学习和人工智能的最新进展显著提高了对卷积神经网络（CNN）的需求，因为它们具有高精度和强大的鲁棒性。然而，CNN在计算上非常耗资源，这对资源有限的应用程序来说是一个挑战。现代CNN模型需要数十亿次计算，其中超过90%的计算发生在卷积层中，因此加速这些模型至关重要。为此，通过开发一种新的调度算法，提出了一种新的卷积阵列架构，该算法实现了并行环形流数据流（PRSD），能够在最小的硬件开销下将吞吐量提高一倍。所提出的卷积阵列架构采用Verilog HDL语言设计，并使用半导体实验室（SCL）的180nm CMOS工艺进行了综合。该架构的功耗为0.62mW/MHz，吞吐量为107.8 GOPS，能效比为0.695 TOPS/W，其性能优于现有的卷积阵列架构。