采用高真空Ar等离子体原位晶圆键合技术，制备低位错密度的Ge-on-SOI异质结，并在其中加入微晶Ge中间层

《Applied Surface Science》：High-vacuum Ar plasma-activated in-situ wafer bonding for low-dislocation-density Ge-on-SOI heterojunction with microcrystalline Ge interlayer

高真空Ar等离子体激活键合技术结合5nm微晶Ge中间层和分步退火工艺，成功制备低 threading dislocation density（TDD≈10^5-10^6 cm^-2）且无界面气泡和氧化层的Ge/Si异质薄膜，优化键合界面RMS<0.3 nm，有效面积>95%，键合强度≈0.85 MPa，阐明温度对TDD影响机制及界面氧化层形成机理。

　　本研究介绍了一种基于高真空氩气等离子体激活的晶圆键合技术，以实现Ge与Si的异质集成。通过在Si基底上沉积5纳米厚的磁控溅射微晶Ge（mc-Ge）中间层，并采用阶梯式退火剥离技术，成功制备了在绝缘体上硅（SOI）基底上具有低线程位错密度（TDD）的Ge薄膜，同时避免了界面气泡和氧化中间层的产生。高真空氩气等离子体激活（5 W-10 s）优化了键合界面，其表面粗糙度（RMS）低于0.3纳米，有效键合面积超过95%，键合强度约为0.85 MPa。研究还证实，激活过程能够有效去除界面氧化层，并提升mc-Ge的结晶速率。在500摄氏度下退火，TDD稳定在10^5至10^6 cm^-2之间，比直接外延生长后的TDD低一个到两个数量级。然而，当退火温度升至600摄氏度时，TDD呈现出适度增长，达到10^6至10^7 cm^-2。相比之下，当温度超过700摄氏度时，由于热应力引起的位错滑移和晶界迁移，TDD急剧上升，达到10^7 cm^-2。此外，本研究进一步阐明了GeO_x层在界面处的形成机制。这一过程提供了一个可靠且低成本的集成平台，用于基于Si的光电子器件，同时解决了Ge/Si晶格失配、界面氧化物和微孔等关键问题。

在近年来的科技发展中，对低成本、高速度和高灵敏度光电探测器的需求迅速增长，特别是在量子通信、激光雷达和深空探测等领域的快速进步推动下。Ge材料因其在短波红外（SWIR）波段出色的光电响应特性而受到广泛关注，而基于Si的光电子器件则因其高度成熟的制造工艺在大规模工业生产中表现出显著优势。因此，通过Ge/Si异质集成制造高性能光电探测器被认为是一种有前景的方法。该策略不仅利用了两种材料的协同效应，还为高速光通信系统中的光信号接收和处理提供了高效的解决方案，从而在设备性能和制造成本之间实现了平衡。

为了实现Si-Ge异质集成，已开发出多种外延生长和晶圆键合技术。然而，Si和Ge之间约4.2%的晶格失配导致在Si基底上直接外延生长Ge薄膜时，引入了高达10^7至10^9 cm^-2的高线程位错密度（TDD）。这些线程位错作为载流子的非辐射复合中心，显著降低了器件的电性能，表现为响应速度下降和长期稳定性恶化。例如，在Du等人的一项研究中，采用低压化学气相沉积（RPCVD）技术在Si基底上生长Ge薄膜，并使用400纳米厚的低温Ge缓冲层以减少表面粗糙度和TDD。在650摄氏度下生长后，再经过820摄氏度高温退火10分钟，Ge薄膜中的TDD降低至2.78×10^7 cm^-2。尽管这一方法在晶体质量方面有所改进，但TDD和相关的制造成本仍然较高。

近年来，Ge/Si异质键合技术被广泛用于制备基于Si的Ge薄膜材料。然而，传统的直接键合技术所形成的Ge/Si界面容易出现微孔和间隙缺陷。这些界面状态会阻碍载流子的传输，增加接触电阻，从而限制了器件性能的提升。Kanbe等人采用了一种湿法亲水键合工艺。首先，使用氢氟酸（HF）去除氧化层，随后对Si/Ge基底进行混合溶液处理以增强亲水性。最后，在氮气氛围下进行键合，并进行梯度退火。研究发现，低温退火（250/350摄氏度）可以避免裂纹的形成并实现足够的键合强度，但所有样品的界面都形成了约5-10纳米的过渡层。在这些样品中，250摄氏度退火的样品碳含量为50%，而350摄氏度退火的样品氧含量达到60%，导致电阻率上升。此外，长期运行过程中杂质的扩散可能导致界面退化，影响器件的可靠性。

为了解决上述问题，Kiefer等人提出了一种疏水键合技术。该方法通过氢氟酸蚀刻SOI基底，获得200纳米厚的单晶Si薄膜，随后经过表面疏水处理并转移至Ge基底，最后通过400摄氏度退火进行键合。该方法的优势包括界面无扩展缺陷、完整的晶体结构、界面非晶过渡层厚度约为1.2纳米，以及避免了疏水键合过程中杂质扩散的问题。然而，观察到气泡缺陷，导致有效键合面积减少30-50%，并引发机械强度下降和性能恶化的关键问题。Byun等人通过氧等离子体处理优化了Ge/Si键合界面，将气泡密度从5000 cm^-2降低至300 cm^-2。这种处理方式形成了约2纳米厚的GeO_2过渡层，被发现能够促进反应副产物的扩散，减少界面应变并最小化空洞的形成。然而，GeO_2的存在引入了界面状态，这些状态会阻碍载流子传输，从而导致器件性能下降。

为了应对Ge/Si键合中的上述挑战，本研究提出了一种基于高真空氩气等离子体激活热压键合的新工艺。通过创新性地使用磁控溅射沉积的5纳米厚mc-Ge中间层，结合阶梯式退火剥离技术，成功制备了高质量的Ge-on-SOI薄膜。这些薄膜表现出低缺陷密度，无氧化中间层和界面气泡。5纳米厚的mc-Ge中间层有效缓解了Ge与Si之间的晶格失配。通过高真空条件下对等离子体处理参数的精确控制，实现了表面粗糙度降低与氧化层去除效率之间的最佳平衡。此外，研究还阐明了氩气等离子体激活晶圆表面的机制，并建立了退火温度与TDD之间的相关模型。结果表明，500摄氏度退火时，TDD稳定在10^5至10^6 cm^-2之间，而600摄氏度退火时，TDD适度增长至10^6至10^7 cm^-2。相比之下，当温度超过700摄氏度时，由于热应力引起的位错滑移和晶界迁移，TDD急剧上升，达到10^7 cm^-2。分析发现，2.6纳米厚的Ge氧化物（GeO_x）界面层导致异质结激活能降低至0.02 eV，表明载流子传输机制主要由界面隧穿主导。

在实验过程中，首先对（100）Si基底进行标准清洗。有机清洗依次使用丙酮、乙醇和去离子水进行，随后进行RCA标准清洗。最后，将基底浸入氢氟酸（HF）溶液中3-5分钟，以去除表面氧化层，然后转移至真空室。通过磁控溅射技术在Si基底上沉积5纳米厚的mc-Ge薄膜，溅射功率为100瓦，基底温度为330摄氏度。为了确保mc-Ge中间层的质量，研究还对沉积后的薄膜进行了详细的表征，包括表面形貌、晶格结构和缺陷密度分析。通过高真空氩气等离子体激活处理，有效去除了界面氧化层，并改善了键合界面的质量。处理时间的长短对界面的粗糙度和氧化层的去除效率产生显著影响，因此需要对处理参数进行优化，以获得最佳的键合效果。

在结果与讨论部分，研究分析了不同退火温度对Ge薄膜性能的影响。表面粗糙度（RMS）是评估键合界面质量的关键参数，通常要求RMS值低于0.5纳米以满足键合工艺的规范。通过不同退火时间（5 W-10 s、5 W-20 s和5 W-30 s）处理后，mc-Ge薄膜和体Ge晶片的表面形貌如图2(a)-(f)所示。实验结果显示，经过10秒处理的mc-Ge薄膜表面粗糙度为0.18纳米，而处理时间更长的样品则表现出更高的粗糙度。这表明，适当的等离子体处理时间可以有效降低界面粗糙度，提高键合质量。此外，研究还发现，退火温度的升高对TDD的影响显著，尤其是在700摄氏度以上时，TDD急剧上升，这主要归因于热应力引起的位错滑移和晶界迁移。通过对比不同退火温度下的TDD数据，研究进一步揭示了退火温度与TDD之间的相关性，为优化键合工艺提供了理论依据。

在对GeO_x层的形成机制进行深入分析后，研究发现该层在界面处的形成与等离子体处理和退火过程密切相关。GeO_x层的厚度对载流子传输机制产生重要影响，其较低的激活能表明界面隧穿是主要的传输方式。此外，GeO_x层的存在虽然有助于界面应变的降低和空洞的减少，但也引入了新的界面状态，可能影响器件的电性能。因此，需要在键合工艺中对GeO_x层的形成进行控制，以确保其厚度在合理范围内，从而平衡界面性能和器件稳定性。

本研究通过高真空氩气等离子体激活热压键合技术，成功制备了高质量的Ge-on-SOI薄膜，为基于Si的光电子器件提供了一个可靠且低成本的集成平台。该技术不仅解决了Ge/Si晶格失配、界面氧化物和微孔等关键问题，还实现了界面缺陷的最小化，从而提升了器件的电性能和机械稳定性。通过磁控溅射沉积的mc-Ge中间层，有效缓解了Ge与Si之间的晶格失配，提高了键合界面的平整度和结合强度。阶梯式退火剥离技术的应用，使得Ge薄膜在退火过程中能够保持较低的TDD，同时避免了氧化中间层和界面气泡的形成。此外，研究还对退火温度与TDD之间的相关性进行了建模，为优化键合工艺提供了理论指导。

在进一步的实验分析中，研究通过多种表征手段对Ge-on-SOI薄膜的性能进行了评估。包括X射线衍射（XRD）、扫描电子显微镜（SEM）和原子力显微镜（AFM）等技术，用于分析薄膜的晶格结构、表面形貌和缺陷密度。结果表明，经过高真空氩气等离子体激活处理的Ge-on-SOI薄膜表现出优异的晶格对齐度和表面平整度，其TDD显著低于传统外延生长和直接键合方法。同时，界面氧化层和气泡的缺失，使得薄膜在光电子器件中的应用更加可靠。此外，研究还发现，退火温度对薄膜的性能具有显著影响，尤其是在500摄氏度和600摄氏度之间，TDD的变化较为平缓，而在700摄氏度以上时，TDD的增加变得明显。这表明，选择适当的退火温度对于获得高质量的Ge-on-SOI薄膜至关重要。

通过深入研究GeO_x层的形成机制，本研究揭示了该层在界面处的作用及其对载流子传输的影响。GeO_x层的形成主要发生在等离子体处理和退火过程中，其厚度和分布对界面性能产生重要影响。实验数据显示，GeO_x层的厚度在2.6纳米左右，导致异质结激活能显著降低，表明载流子的传输主要依赖于界面隧穿机制。此外，GeO_x层的引入虽然有助于减少界面应变和空洞，但也可能增加界面状态的数量，从而影响载流子的迁移效率。因此，需要在键合工艺中对GeO_x层的形成进行精确控制，以确保其厚度在合理范围内，同时避免对器件性能的负面影响。

在实验过程中，研究人员还对不同退火温度下的薄膜性能进行了对比分析。结果显示，500摄氏度退火的Ge-on-SOI薄膜表现出最低的TDD，而600摄氏度退火时TDD有所增加，但仍然保持在较低水平。相比之下，当退火温度超过700摄氏度时，TDD急剧上升，这主要归因于热应力引起的位错滑移和晶界迁移。因此，退火温度的选择对于获得高质量的Ge-on-SOI薄膜至关重要。此外，研究还发现，退火时间对TDD的影响较为显著，尤其是在较长的退火时间下，TDD的变化更加明显。因此，需要对退火时间进行优化，以确保在最佳条件下实现薄膜的高质量键合。

本研究还对不同退火温度下的界面状态进行了分析。结果表明，500摄氏度退火的Ge-on-SOI薄膜界面状态较少，且界面氧化层和气泡的缺失使得薄膜的电性能得到显著提升。然而，当退火温度升至600摄氏度时，界面状态的数量有所增加，这可能影响载流子的迁移效率。相比之下，700摄氏度以上的退火温度会导致界面状态的进一步增加，从而影响薄膜的稳定性。因此，退火温度的选择不仅影响TDD的控制，还对界面状态的数量产生重要影响。

通过本研究的创新性方法，Ge-on-SOI薄膜的制备实现了对Ge/Si异质集成中关键问题的系统性解决。这不仅为基于Si的光电子器件提供了一个可靠且低成本的集成平台，还为未来高性能光电探测器的发展奠定了基础。此外，本研究的成果也为相关领域的进一步研究提供了新的思路和方法。通过高真空氩气等离子体激活热压键合技术，成功制备了高质量的Ge-on-SOI薄膜，为光电子器件的制造提供了新的解决方案。该技术的应用将有助于推动Si基光电子器件在更多领域的广泛应用，同时提升其性能和稳定性。