系统集成实现全功能二维闪存芯片：原子器件到芯片(ATOM2CHIP)技术的突破

为解决二维材料在系统级集成中的兼容性问题，研究人员开展了基于原子器件到芯片(ATOM2CHIP)技术的全功能二维NOR闪存芯片研究。通过开发全栈片上工艺和跨平台系统设计，实现了94.34%的高良率、20 ns快速操作和0.644 pJ/bit的低能耗，成功展示了指令驱动、32位并行和随机访问的完整芯片功能，为二维电子器件从概念到应用转化提供了关键技术路径。

　　

在半导体技术持续追求微型化的进程中，二维材料以其原子级厚度和优异的电子特性展现出超越硅技术的巨大潜力。特别是二硫化钼(MoS₂)等过渡金属二硫化物，即使在单层厚度下仍能保持出色的电学性能，而通过范德瓦尔斯异质结结构更能实现能带的精细调控。这些特性使得二维电子器件不仅能够延伸硅技术的尺寸缩放能力，还能创造全新的器件工作机制。

然而，尽管在二维材料集成和二维-CMOS混合集成方面取得了显著进展，学术界和工业界始终面临一个关键挑战：如何将二维器件在性能上的优势真正转化为系统级的应用价值。二维半导体目前还无法实现与先进硅技术相媲美的逻辑电路，而粗糙的CMOS芯片表面（典型粗糙度约1-2 nm）、不兼容的三维架构、传统封装过程中的电-热-机械冲击，以及缺乏跨平台系统设计方法等问题，都严重阻碍了二维电子器件从实验室走向产业化应用的进程。

在这项发表于《Nature》的研究中，复旦大学刘春森、王鹏 Zhou 等人开发了原子器件到芯片(ATOM2CHIP)技术，成功实现了全功能二维NOR闪存芯片的制备。该技术包含全栈片上工艺和跨平台系统设计两大核心组成部分，为解决二维材料与CMOS平台集成中的关键难题提供了完整解决方案。

研究人员采用的主要关键技术方法包括：开发了保形粘附片上集成工艺，通过渐进释放转移和多步多尺度退火实现二维材料在粗糙CMOS晶圆上的高质量集成；设计了模块化三维架构，将新兴器件的不兼容性转化为精心设计的二维-CMOS模块接口；建立了二维友好型封装策略，采用区域特异性静电放电(ESD)保护和低温低应变预算封装工艺；提出了跨平台兼容性验证方法，包括二维电路设计和二维-CMOS兼容性验证设计。

全栈片上工艺

研究团队开发的全栈片上工艺成功解决了二维材料在粗糙CMOS芯片表面集成的问题。通过保形粘附工艺，实现了二维材料在均方根粗糙度达1.35 nm的CMOS芯片表面的高质量集成，显著减少了随机应力对原子级薄MoS₂的影响。模块化三维架构设计将二维闪存存储核心与CMOS平台作为不同功能模块分别设计和制造，通过专门设计的二维-CMOS模块接口连接，有效解决了操作模式不匹配带来的兼容性问题。二维友好型封装策略提供了全面的保护，包括区域特异性ESD保护、室温超声键合和室温固化粘接，将二维电路的后键合泄漏降低十倍以上至小于1 pA。

跨平台系统设计

研究人员提出的跨平台兼容性验证方法确保了所有模块能够协同工作。基于快速Fowler-Nordheim机制设计了抑制串扰的高速操作模式，并提取了器件和电路参数。根据操作模式和提取的阻抗参数，设计了确保与二维闪存兼容的CMOS模块。针对二维闪存操作模式中的负电压和高电压需求，设计了隔离器件以满足电压要求。通过逻辑努力技术优化了缓冲器模块中的逆变器链设计，匹配负载电容并最小化信号传播延迟。 sense amplifier(SA)设计优化实现了准确快速的数据读出，通过隔离位线(BL)电容和减少负载电容，读取时间减少了70%。

基于全芯片测试的功能演示

制备的二维NOR闪存芯片在5 MHz时钟频率下进行了功能测试，操作脉冲配置为2.5时钟周期（500 ns）。全芯片编程和擦除测试显示整体良率达到94.34%，远高于国际半导体技术路线图对闪存制造约89.5%的良率要求。在更复杂的芯片级功能演示中，棋盘格图案编程测试显示约93.55%的单元达到了正确的状态，仅有三个单元被意外编程，证实了有效的串扰抑制设计。外围电路的平均供电电流在最大并行度下为：编程1.04 mA、擦除1.25 mA、读取1.14 mA，对应的功耗分别为5.2 mW、6.25 mW和5.7 mW，与类似技术节点的商业独立NOR闪存接近。

研究结论与意义

这项研究通过ATOM2CHIP技术成功演示了全功能二维NOR闪存芯片。全栈片上工艺通过解决CMOS电路随机粗糙度产生的随机应力和传统芯片封装的损伤问题，实现了94.34%的高良率。制备的二维闪存单元支持20 ns快速操作和0.644 pJ/bit的低能耗。提出的跨平台系统设计提供了确保使用新兴机制的二维电子与成熟CMOS平台兼容的方法论。二维NOR闪存芯片被证明能够使用5 MHz时钟进行指令驱动操作、32位并行和随机访问。

该工作的重要意义在于为有前景的二维电子概念转化为实际应用提供了技术路径。研究表明，通过精心设计的集成策略和系统级方法，二维材料可以在现有CMOS技术平台上实现高性能集成，为未来半导体技术的发展提供了新的方向。特别是二维闪存单元的低编程能耗特性，使其在先进嵌入式应用中具有巨大潜力。随着当前NAND和NOR架构是为硅闪存单元设计的，进一步将二维闪存在速度和能耗方面的优势从器件级扩展到系统级，需要针对二维器件机制进行内存架构创新。

这项工作不仅展示了二维材料在存储应用中的实际可行性，更重要的是建立了一套完整的从原子级器件到系统级芯片的技术蓝图和方法论，为二维电子器件的产业化应用奠定了坚实基础。