动态表面码的实验实现：量子纠错电路创新推动硬件设计变革

《Nature Physics》：Demonstration of dynamic surface codes

本期《Nature Physics》推荐阅读谷歌量子AI团队关于动态表面码的突破性研究。为解决传统表面码对硬件连接性和静态测量的依赖问题，研究人员开发了三种动态量子纠错电路——六边形晶格、行走式电路和iSWAP实现，在超导处理器上实现了从距离3到距离5码的误差抑制因子Λ35分别达2.15(2)、1.69(6)和1.56(2)。这项工作证明了动态电路方法满足容错计算需求，为可扩展硬件设计提供了新范式。

　　

在量子计算的发展历程中，一个核心挑战是如何在存在噪声的物理系统中实现可靠的计算。量子纠错（QEC）为解决这一难题提供了可行路径，其中表面码（surface code）因其较高的错误阈值和优异的逻辑门操作能力而成为主流方案。然而，传统的表面码实现依赖于方形晶格上的静态量子比特布局和CNOT/CZ门操作，这种刚性结构对硬件设计提出了严峻挑战：每个量子比特需要连接四个相邻比特，增加了设备复杂度；数据比特与测量比特的严格区分导致非计算错误（如泄漏错误）的积累；门操作类型的限制阻碍了利用更多样化的量子门资源。

针对这些瓶颈，谷歌量子AI团队在《Nature Physics》上发表了题为"Demonstration of dynamic surface codes"的研究，通过引入时间动态电路的概念，成功实现了三种创新的表面码变体，在保持容错能力的同时显著降低了硬件需求。

研究团队主要采用了超导量子处理器平台、动态检测区域（detecting region）理论框架、逻辑内存实验（logical memory experiment）以及Harmony解码器等技术方法。实验在72量子比特和105量子比特两种Willow处理器上进行，通过比较距离3和距离5代码的逻辑错误率来评估性能。

六边形晶格表面码

传统表面码对方形晶格的依赖使得超导量子处理器必须实现每个量子比特的四个局域耦合，这大大增加了设备复杂性。本研究通过重新设计检测区域的时空铺砌方式，将表面码嵌入六边形网格中。

研究团队通过两个关键创新实现了这一转变：首先，改变每个QEC周期的最后两层两比特门，使检测区域横向移动同时保持方形权重4稳定子模式；其次，每隔一个周期使用时间反转电路，通过相反的横向移动将检测区域重新聚焦到起始位置。距离5六边形晶格电路仅使用49个计算量子比特和64个耦合器，比标准实现减少20%的耦合器数量。

逻辑内存实验结果显示，距离5六边形表面码的逻辑错误率为ε₅=0.270(3)%，平均距离3逻辑错误率为ε₃=0.580(2)%，误差抑制因子Λ_35,hex=2.15(2)，与标准方形晶格实现(Λ_35,standard=2.14(2))相当。错误预算分析表明，主要错误来源是纠缠门(CZ)、数据比特在测量和重置期间的闲置错误(动态去耦)以及读出错误。

行走式表面码

标准QEC电路结构中，数据比特和测量比特的严格区分导致非计算错误的积累。在超导电路中，向|2>态及更高能级的泄漏就是此类累积错误，限制了实验性能。

行走式电路通过每个周期动态重新分配数据比特和测量比特的角色，使每个物理比特每两个周期经历一次测量和重置机会。对于超导量子比特，如果在每个周期使用多级重置策略，行走式电路可以定期从所有量子比特中移除泄漏。距离5行走电路使用58个量子比特，测得逻辑错误率ε₃=1.18(3)%，ε₅=0.70(2)%，误差抑制因子Λ_35,walk=1.69(6)。

泄漏动力学测量显示，行走式电路能够快速达到稳态，且随时间推移未见泄漏增加。与没有泄漏移除的标准代码相比，行走式电路显著减少了长时相关性，表现出优越的泄漏控制能力。

iSWAP表面码

传统上，表面码使用CNOT/CZ门家族实现，而iSWAP门因会扭曲稳定子而难以用于QEC。本研究通过时间动态电路技术，发现了允许iSWAP门保持表面码结构的互补稳定子变形。

iSWAP实现形成了箭头头形状的末端循环状态，但仍可识别为重量4的X和Z稳定子的双色棋盘格图案。在72量子比特设备上，距离5 iSWAP表面码的逻辑错误率为ε₅=0.650(7)%，距离3为ε₃=1.015(6)%，误差抑制因子Λ_35,iSWAP=1.56(2)。虽然当前硬件的门保真度较低，但iSWAP门具有优越的泄漏特性，其共振|10>-|01>相互作用位于计算子空间内，不会直接填充非计算状态。

泄漏注入实验表明，iSWAP实现在没有显式泄漏移除的情况下，平均泄漏种群在0.1%至0.45%之间振荡，远低于没有DQLR的标准实现，展示了iSWAP门在泄漏控制方面的优势。

缩放与展望

通过错误预算分析，研究人员比较了三种实现在不同硬件上的性能潜力。对于六边形实现，针对蜂窝状或砖墙晶格定制设备可以将每个量子比特所需的连接数从2减少到1.5，简化设备设计并可能提高缩放因子Λ达15%。

本研究通过实验证明了六边形、行走式和iSWAP表面码实现从距离3到距离5的误差抑制能力，确立了动态电路作为实现容错量子计算可行途径的地位。这项工作的重要意义在于将量子纠错从固定的电路实现中解放出来，允许根据硬件特性定制纠错电路，为量子处理器设计开辟了新的可能性。动态电路方法不仅解决了当前量子硬件面临的具体挑战，还为未来量子计算系统的协同设计奠定了基础，推动量子纠错技术向更实用、更可扩展的方向发展。