N型JTE辅助场限环终端技术提升1200V SiC MOSFET的可靠性鲁棒性

《Materials Science in Semiconductor Processing》：An N-type JTE assisted field ring termination for 1200 V SiC MOSFET with increased reliability robustness

本文提出一种N型结终端扩展（JTE）辅助场限环（FLR）新结构，通过引入N型JTE注入有效缓解表面电荷变化引起的电场集中问题。该设计显著降低了击穿电压（BV）对表面电荷的敏感性，同时减弱终止区场氧化层电场强度，经TCAD仿真和实验验证可显著提升器件在高湿高可靠性测试（如HV-H3TRB）中的稳定性，为高压SiC功率器件可靠性设计提供创新解决方案。

　　

亮点

结构与仿真方法

图1展示了传统FLR结构与NJA-FLR结构的截面图。外延层厚度为11.5μm，掺杂浓度为9.5×10¹⁵ cm^-3。基于TCAD仿真，其理想击穿电压高于1500V。FLR结构通过P+注入形成，经过一系列逐步增加注入能量的铝离子注入后，FLR深度约为0.8μm。

仿真结果与NJA-FLR优化

为模拟终端结构对表面电荷的敏感性，将SiC/SiO₂界面固定电荷设置在-5×10¹² cm^-2至1×10¹² cm^-2范围内。在此范围内，FLR和NJA-FLR的击穿电压对比如图2所示。当漏电流达到5μA时定义仿真击穿电压。可以发现，传统FLR的击穿电压在-3×10¹² cm^-2至1×10¹² cm^-2的表面电荷范围内可维持在1500V以上。然而，当表面电荷为负时...

晶圆制备与实验条件

基于FLR和NJA-FLR终端结构流片制备晶圆。采用平面SiC MOSFET工艺进行晶圆制造，始于N型外延。其厚度为11.5μm，掺杂浓度为9.5×10¹⁵ cm^-3。通过多次离子注入形成P阱、N+、P+、JFET和JTE结构。特别地，N型JTE的注入剂量和宽度分别设置为1.5×10¹² cm^-2和20μm。通过自对准工艺将沟道长度设计为0.45μm。离子被激活...

结论

采用FLR终端结构的SiC MOSFET击穿电压在HTRB测试期间下降。故障分析结果表明，终止区漏电流增加是由表面电荷引起的。为解决该问题，本文提出NJA-FLR终端结构设计。通过添加N型JTE注入，缓解了负表面电荷下终端边缘的电场强度。TCAD仿真表明，在宽范围的陷阱电荷下，其鲁棒性大大提高。