《Microprocessors and Microsystems》：Machine learning for predicting digital block layout feasibility in Analog-On-Top designs
编辑推荐：
本文提出基于机器学习的混合信号集成电路布局布线可行性预测方法，通过提取设计特征并构建分类模型，显著提升设计效率。随机森林与集成学习模型在真实数据集上达到94.38%-95.35%的F1分数，有效减少团队协作时间。分隔符：
弗朗切斯科·达格罗（Francesco Daghero）|加布里埃莱·法拉奥内（Gabriele Faraone）|尤金尼奥·塞里亚尼（Eugenio Serianni）|尼古拉·迪卡罗洛（Nicola Di Carolo）|乔瓦娜·安东内拉·弗兰奇诺（Giovanna Antonella Franchino）|米凯莱angelo·格罗索（Michelangelo Grosso）|达尼埃莱·贾希尔·帕利亚里（Daniele Jahier Pagliari）
都灵理工大学（Politecnico di Torino），地址：Corso Duca degli Abruzzi 24，都灵，10129，意大利
摘要
“模拟之上”（Analog-On-Top, AoT）混合信号（Analog-Mixed-Signal, AMS）设计流程是一个耗时的过程，严重依赖专家知识和技术人员的手动迭代。一个关键步骤是为数字模块预留顶层布局区域，这通常需要模拟团队和数字团队之间进行多次来回沟通，因为设计约束之间的复杂相互作用会影响数字区域的需求。现有的自动化方法往往无法泛化，因为它们是基于过于简化的设计进行基准测试的，而这些设计缺乏现实世界的复杂性。在这项工作中，我们将区域充足性检查视为一个二元分类任务，并提出了一种机器学习（Machine Learning, ML）解决方案来预测为数字模块预留的区域是否足够。我们在多个生产级设计的数据集上对多种ML模型进行了广泛的评估，使用随机森林（Random Forest）模型时达到了94.38%的F1分数。最后，我们应用了集成技术进一步提高了性能，使用多数投票集成（majority-vote ensemble）模型时达到了95.35%的F1分数。
引言
在电子集成电路（Electronic Integrated Circuit, IC）设计领域，模拟和混合信号（Analog-Mixed-Signal, AMS）IC的物理设计（Physical Design, PD）通常依赖于“模拟之上”（Analog-on-Top）方法。这种方法涉及将所有数字子系统作为预先设计的知识产权（Intellectual Property, IP）模块进行集成，当IC的模拟组件占主导地位时特别适用。在“模拟之上”方法中（如图1(a)所示），顶层布局过程主要关注模拟组件的放置和互连。然后，在剩余的可用硅面积内安排数字模块。通常，模拟组件的放置是手动完成的，这是一个耗时的过程。然而，这种手动方法使设计人员能够探索多种布局方案，以满足特定的性能目标、功耗限制以及与最小化噪声和变异性效应相关的约束。
一旦为数字逻辑分配了区域，确保数字模块可放置和可布线的标准做法是使用数字电子设计自动化（Digital Electronic Design Automation, EDA）工具执行完整的放置和布线（Place and Route, PnR）流程。然后分析该流程的结果，以验证是否符合时序、功耗和面积规范。如果这些要求未得到满足，则需要在模拟团队和数字团队之间进行多次迭代，以优化时序、功耗性能或为数字模块分配的区域的大小和形状。
为了解决模拟设计师和数字设计师在后期AMS设计流程中迭代交互过程中产生的低效率问题，利用机器学习（Machine Learning, ML）技术的自动化工作流程可以显著减少相关的时间开销。这种改进的流程如图1b所示。在这种方法中，模拟布局团队是机器学习模型的主要终端用户，该模型在执行完整的数字放置和布线（PnR）流程之前预测流程是否会成功完成。该模型使用从输入网表中提取的高级特征、预期的布局特性和技术参数来评估在指定区域内完成PnR的可行性。这里的可行性定义为放置后没有重叠，并且在详细布线后没有违反设计规则检查（Design Rule Check, DRC）。为了评估我们的方法，我们编制了一个基于双极-CMOS-DMOS（Bipolar-CMOS-DMOS, BCD8sp）技术的实际设计数据集，并对六种ML算法进行了基准测试，扩展了我们之前的基于决策树（Decision Tree, DT）的解决方案[1]。通过将任务定义为放置可行性的二元分类，随机森林（Random Forest, RF）模型达到了92.82%的F1分数。我们还引入了两个新特征：拥塞潜力分数（Congestion Potential Score, CPS）和形状因子（Shape Factor, SF），以及一种特定领域的增强方法——层增强（Layer Augmentation, LA），该方法生成标签一致的合成样本。通过这些贡献，RF模型的F1分数达到了94.38%。最后，我们探索了集成技术，发现由XGBoost和RF模型组成的投票集成可以达到95.35%的F1分数。我们工作中讨论的可行性评估在AMS后端设计的早期放置阶段特别有价值，在这个阶段必须找到数字组件和模拟组件之间的最佳平面布局方案。然而，它没有考虑数字部分的时序闭合或功耗/IR降额要求。尽管如此，所提出的方法具有完全的通用性，在未来的工作中，我们计划通过引入三重标记方案（例如：不可行/不可布线、时序失败、不可行/可布线但时序失败以及可行/可布线且时序合格）来扩展该方法，以纳入时序闭合考虑。
章节片段
数字放置和布线流程
数字物理设计是一个多步骤的过程，涉及多次迭代，见图2a。初始步骤包括导入输入设计，通常是为特定技术节点合成的门级网表，然后创建适当的平面图和电源计划。导入阶段之后，进行放置和时钟树合成。在这些阶段，输入网表的大小可能会发生变化，通常由于逻辑重构和时序调整而增加。
数据集
本研究使用的数据集包含106次基于双极-CMOS-DMOS（Bipolar-CMOS-DMOS, BCD）技术的数字设计的放置和布线（Place and Route, PnR）运行。这些数字模块来自实际应用，包括电源管理集成电路、微机电系统（Micro-Electromechanical Systems）和DC-DC转换器。平均每个设计包含大约42K个门。
如第1节所述，我们方法中提出的可行性分类没有考虑时序闭合问题
设置
所有实验都是使用Python 3.12在配备32核CPU的Ubuntu 22.04服务器上进行的。特征提取是在Cadence Innovus或Synopsys Custom Compiler生成的日志上进行的，并根据工具版本差异进行了脚本调整。值得注意的是，无需依赖任何外部工具（即纯编程方式）即可提取相同的特征，我们的流程不需要特定的软件许可证。
数据增强和模型训练是使用
结论
在这项工作中，我们基准测试了多种机器学习（Machine Learning, ML）模型，以预测给定区域内数字模块放置和布线（Place and Route, PnR）的可行性。在真实世界数字设计的数据集上进行评估时，我们的方法使用集成方法达到了95.35%的F1分数。所提出的解决方案提供了一个可靠、可解释且无需许可的工具，可以加速AMS IC设计，有助于缓解模拟和数字物理设计团队之间的沟通瓶颈。
资助
该项目获得了欧盟“地平线2020”（Horizon 2020）研究与创新计划下的玛丽·居里（Marie Sk?odowska-Curie）资助协议（授予编号：101007730）的支持。
利益冲突声明
作者声明他们没有已知的竞争性财务利益或个人关系，这些利益或关系可能会影响本文报告的工作。
致谢
作者衷心感谢达里奥·利卡斯特罗（Dario Licastro）在主题讨论中的深刻见解以及在数据收集过程中提供的宝贵支持。
弗朗切斯科·达格罗于2019年和2024年在都灵理工大学（Politecnico di Torino）获得了计算机工程专业的硕士和博士学位。他目前是都灵理工大学的博士后研究员。
他的主要研究兴趣包括边缘计算中的高效机器学习、AI编译器和编译器。
