提升密码集成电路的侧信道抗性：一种用于自动识别和保护泄漏路径的形式化框架

《ACM Transactions on Embedded Computing Systems》：Boosting Cryptographic ICs’ Side-Channel Resistance: A Formal Framework for Automatic Identification and Protection of Leaky Paths

针对侧信道分析（SCA）攻击威胁，提出一种新型框架，通过动态相关分析和形式化验证自动识别并防护泄漏路径，实验显示在低开销下实现千倍以上抗侧信道能力。

　　

摘要

侧信道分析（SCA）攻击对加密集成电路（ICs）构成了重大威胁。尽管设计人员在集成电路开发阶段努力引入了各种对策，但其中许多解决方案在面积、功耗和性能方面带来了显著的开销。此外，它们通常需要完全定制的电路设计才能有效部署。这一问题的产生是由于缺乏系统化的方法论和分析工具，使得电路设计人员无法准确识别硬件设计中的侧信道泄漏源。在本文中，我们提出了侧信道追踪逻辑的概念，并在此基础上构建了一个新型框架，该框架能够无缝集成到商业设计流程中，自动识别并保护存在泄漏的路径。我们的方法首先通过动态相关性分析确定表现出最高信息泄漏的部分逻辑单元。随后，基于形式化的方法构建了以这些单元为中心的完整泄漏路径。在此过程中，首次提出了并应用了侧信道追踪逻辑来追踪和提取侧信道泄漏路径。基于此，我们设计了一个自动化的形式化建模和泄漏属性验证工具。一旦识别出这些路径，我们就采取适当的硬件对策（包括布尔掩码和随机预充电）来消除这些路径上的信息泄漏。该框架已在不同的加密电路中进行了实验验证，其有效性通过FPGA实现上的仿真和实际测量得到了证实。实验结果表明，侧信道抗性提高了1000倍以上，同时在功耗、面积和性能指标方面的开销仅为6.53%左右。