探究硬件洗牌技术在保护低成本对称加密设备免受基于电源的侧信道攻击中的作用：以FPGA上的AES-128为例

《ACM Transactions on Reconfigurable Technology and Systems》：Exploring the Contribution of Hardware Shuffling in Securing Low-Cost Symmetric Encryption Devices against Power-Based Side-Channel Attacks: Case Study of an AES-128 on FPGA

本文提出一种基于硬件置换的AES-128架构，通过随机控制置换网络和PRNG模块实现操作顺序及存储位置的双重混淆，有效抵御差分功耗分析（CPA）。实验表明，在Xilinx FPGA上，最大置换级数（55位）使功耗熵提升超过10000倍，面积开销最低1.2倍，吞吐量达45.23 Mbit/s，较现有方案快10.4倍，且安全性随合成选项优化显著增强。

　　在物联网（IoT）快速发展的时代，嵌入式系统广泛应用于各种关键基础设施中。这些设备通常由低成本和低功耗的组件构建，负责处理敏感数据，并且数据传输的吞吐量持续增长。为了保护这些数据，IoT节点通常嵌入了包括针对侧信道攻击（SCA）的防护措施在内的加密原语。然而，随着这些设备在数量上的激增，其安全性也面临严峻挑战。特别是在硬件实现中，如何在不显著增加成本的前提下提高加密算法的安全性成为了一个重要课题。

本文研究了基于硬件的洗牌技术（shuffling）在保护AES密码算法免受基于功耗的侧信道攻击中的应用。洗牌是一种通过改变加密算法执行顺序和存储位置来增强安全性的方法。本文提出的解决方案中，使用了一个专用的硬件洗牌模块，该模块通过伪随机数生成器（PRNG）提供的随机向量来控制排列网络，从而生成决定AES计算顺序的排列。该方法已经在多个基于FPGA的设计方案中进行了探索和评估，主要从面积、时序性能和安全性三个方面进行了分析。与未保护的设计相比，最佳方案的最小面积开销因子为1.2，最大吞吐量可达45.23 Mbit/s。此外，与依赖于硬件洗牌的现有研究相比，该方案的速度提升了高达10.4倍。实验结果表明，该硬件洗牌方案在基于相关功耗分析（CPA）的侧信道攻击中，能够将Measure-to-Disclosure（MtD）指标提升超过10,000倍。

本文首先介绍了物联网的现状，强调了数据管理在这一技术中的重要性。同时，也指出了物联网设备在安全性方面的挑战，如默认密码未更改导致的僵尸网络攻击等。接着，文章回顾了现有的加密保护机制，特别是针对物理侧信道攻击的解决方案。这些方法主要包括隐藏和掩码技术，其中洗牌作为一种轻量级的防护措施，通过随机混合敏感计算和存储操作来降低攻击的可能性。尽管洗牌技术在软件实现中已经得到广泛研究，但在硬件实现方面仍较为有限。

文章提出了一个基于硬件的洗牌方案，该方案结合了AES模块和洗牌模块，以提高AES-128在低功耗设备中的安全性。该方案使用了TRNG来生成随机种子，进而通过PRNG生成随机控制位，驱动排列网络。排列网络可以是Benes网络或Omega网络，这两种网络分别可以生成16!和2^32种不同的排列组合。该方法的优势在于能够在单个时钟周期内生成新的随机序列，从而减少对时延的影响，并且主要的开销是排列网络本身的面积。

为了进一步提高安全性，文章还设计了一个包含RAM存储单元的AES架构，使得中间值的存储位置也能够随机化。这一设计有助于在加密过程中减少数据泄露的可能性，同时保证计算的正确性。在AES操作的调度方面，文章详细描述了如何在不同轮次中处理各种操作，如密钥白化、字节替换、行移位和列混合。通过对操作顺序的随机化，该方案能够有效降低攻击者通过功耗分析获取密钥的能力。

在安全性评估部分，文章使用了ChipWhisperer-Pro CW1200套件和CW308T-S6LX9目标设备收集功耗追踪数据，并分析了不同洗牌级别对信号噪声比（SNR）和相关系数（Correlation）的影响。实验结果表明，随着洗牌级别的增加，SNR显著下降，这表明侧信道攻击的成功率降低。特别是当洗牌级别达到最大时，相关系数的值非常低，这意味着攻击者需要大量的追踪数据才能恢复密钥。

在性能分析方面，文章比较了不同设计配置对面积开销和时序性能的影响。实验结果表明，与未保护的AES设计相比，本文提出的方案在面积开销方面有所增加，但通过优化合成选项，可以实现更高的吞吐量。例如，使用面积优化的合成选项时，最大吞吐量可以达到45.23 Mbit/s，而未保护设计的吞吐量则为99.47 Mbit/s。尽管面积开销有所增加，但该方案的吞吐量与现有研究相比显著提高，表明其在实际应用中的可行性。

此外，文章还探讨了不同排列网络（如Benes和Omega）对安全性和性能的影响。Benes网络在面积开销和时序性能方面表现较好，而Omega网络则在某些情况下提供了更高的效率。实验结果表明，这些排列网络在提升安全性的同时，对吞吐量和面积的影响各异，但总体而言，它们都能显著提高AES实现的安全性。

本文还对现有研究进行了比较，指出本文提出的方案在多个方面具有优势。例如，与现有基于硬件洗牌的方案相比，本文的方案在速度和吞吐量方面表现更优，同时在面积开销上也更具竞争力。此外，该方案的实现不依赖于特定的FPGA厂商或技术，因此具有较好的通用性。

最后，文章总结了研究的主要成果，并展望了未来的研究方向。尽管基于洗牌的防护措施不能完全防止侧信道攻击，但它们可以显著提高加密系统的安全性，尤其是在结合其他防护技术（如掩码）的情况下。未来的研究可以进一步探索如何将洗牌技术与其他防护方法结合，以实现更全面的安全性保护。同时，还可以研究如何在不同的硬件平台上优化洗牌方案，以适应更广泛的应用场景。