Split PUF：利用未充分利用的FPGA资源实现高效的安全随机数生成（PUF）

《ACM Journal on Emerging Technologies in Computing Systems》：SPLIT PUF: Efficient PUF Implementation Using Underutilized FPGA Resources

FPGA市场因低成本和快速上市优势快速增长，但可重构性带来安全漏洞。物理不可克隆函数PUFs利用制造差异生成唯一密钥，但需额外成本和设计时间。本文通过FPGA的LUT架构嵌入PUF，减少资源占用和设计周期，经多环境测试验证了签名稳定性和安全性提升。

　　

摘要

与专用集成电路（ASIC）相比，现场可编程门阵列（FPGA）由于成本低且上市时间短而实现了显著增长。然而，FPGA的可重构特性带来了安全漏洞，这些漏洞可能被对手利用来获取敏感信息。物理不可克隆函数（PUF）已被证明是一种有价值的安全机制。通过利用器件制造过程中的差异，可以生成独特的签名，用于身份验证和密钥生成。然而，PUF的实现可能成本较高，会占用FPGA资源并需要较长的设计时间。在本文中，我们提出了一种方法，该方法利用FPGA查找表（LUT）架构将PUF嵌入到功能逻辑电路中，从而降低成本和设计时间。我们提供了详细的实现指南，并使用一组测试平台电路评估了PUF签名在不同环境变化下的质量和稳定性。我们的结果证明了该方法在保护FPGA设计的同时能够降低实现成本和设计时间的有效性。