混合层次建模与无缓存处理单元网格的评估

《ACM Transactions on Embedded Computing Systems》：Mixed-Level Modeling and Evaluation of a Cache-less Grid of Processing Cells

内存墙是现代处理器因计算单元速度远超数据供给导致的性能瓶颈。通过SystemC TLM-2.0建立混合级架构模型，对比共享内存处理器（SMP）发现GPC因内存争用减少显著提升执行效率。

　　

摘要

当现代处理器的计算单元速度超过新数据可处理的速度时，就会出现内存竞争问题。这种现象被称为“内存墙”，是计算机工程中的一个重大挑战。其原因在于内存访问速度的增长速率与处理器时钟速率的增长速率不匹配。为了解决经典计算机架构中的内存瓶颈问题，人们提出了一种可扩展的并行计算平台——处理单元网格（Grid of Processing Cells，简称GPC）。为了评估其有效性，我们使用SystemC TLM-2.0在指令级和功能级对GPC进行了建模，重点关注内存竞争问题。各个GPC单元可以在这两种抽象层次之间进行切换。我们的混合层次系统模型能够实现快速且准确的仿真。我们在GPC上测试了多种流式应用程序，并分析了基于软件的优化方法及其对GPC性能的影响（包括在两种抽象层次上的影响）。随后，我们将GPC的性能与传统共享内存处理器（SMP）架构进行了对比。实验结果表明，由于主内存竞争大幅减少，GPC的执行时间得到了显著提升。