MapTune：通过强化学习引导的库调优实现多功能ASIC技术映射

《ACM Transactions on Design Automation of Electronic Systems》：MapTune: Versatile ASIC Technology Mapping via Reinforcement Learning Guided Library Tuning

技术映射通过强化学习优化标准单元库选择，减少传统全库映射的搜索空间和运行时开销。实验表明MapTune在多种电路设计、工艺节点（7nm/45nm/130nm/180nm）和映射工具中均实现面积延迟积（ADP）提升16.56%，验证了Pareto最优的探索策略及持续延迟面积权衡。

　　

摘要

技术映射涉及将逻辑电路映射到标准单元库中。传统上，会使用完整的技术库，这会导致较大的搜索空间和潜在的运行时开销。受随机抽取的技术映射案例研究的启发，我们提出了MapTune来解决这一挑战，该方法利用强化学习来做出特定于设计的单元选择。通过从环境中学习并在奖励的引导下，MapTune优化了单元选择过程，从而减少了搜索空间并可能提高了映射质量。在广泛的基准测试、不同的技术库以及多种技术映射器上评估了MapTune的有效性。实证结果表明，MapTune在各种电路设计、技术库和映射器中均实现了更高的映射精度，并降低了延迟/面积比。论文还讨论了帕累托最优探索问题，并证实了延迟与面积之间的永恒权衡。在ICAS 85/89、ITC/ISCAS 99、VTR8.0和EPFL等基准测试套件上进行实验后，技术映射和后尺寸优化后的结果质量（QoR）得到了显著提升，在MapTune的所有不同探索设置中，平均面积-延迟乘积（ADP）提高了16.56%。这些改进在四种不同的技术（7nm、45nm、130nm和180nm）以及包括最先进的开源和商业综合工具在内的多种映射器中都保持一致。