IPO：结合表示学习和迁移学习的恒定骗子参数优化用于放置问题

《ACM Transactions on Design Automation of Electronic Systems》：iPO: Constant Liar Parameter Optimization for Placement with Representation and Transfer Learning

VLSI设计中的跨引擎参数优化方法iPO通过图嵌入算法和迁移学习策略，显著提升布线效率与质量，在多平台测试中HPWL和拥塞率分别降低9.8%-12.3%，搜索迭代速度提升3.49-18倍。

　　

摘要

在超大规模集成电路（VLSI）设计流程中，布局是一个关键且耗时的步骤。随着布局方法的研究不断深入，这些方法引入了更多的参数，导致当前的参数配置方法在很大程度上依赖于人工经验。本文提出了一种新颖的跨设计参数优化方法（iPO），以加速参数调整过程，而无需人工干预不同的布局工具（如iEDA-iPL和DREAMPlace）。具体而言，我们引入了一种称为“Constant Liar”的启发式策略来加速参数调整，从而能够在不同的机器上同时进行参数优化。研究表明，针对每个设计单独优化参数是非常耗时的。为了解决参数调整效率低下的问题，我们提出了一种跨设计参数迁移学习策略。该策略通过图嵌入算法（用于表示网表和单元）来衡量设计之间的余弦相似度。与ISPD2015基准测试中的DREAMPlace相比，我们的方法在半周长线长（HPWL）方面平均提升了9.8%，在布线拥堵方面提升了12.0%。与AutoDMP相比，iPO在HPWL方面平均提升了11%，在布线拥堵方面提升了12.3%，同时搜索迭代次数加快了3.49倍。此外，我们将实验扩展到了iEDA-28nm基准测试中，与iEDA-iPL相比，分别在HPWL、最坏负松弛度（WNS）和总负松弛度（TNS）方面平均提升了4.7%、2.7%和2.8%。最后，我们的并行化研究结果表明，使用10个并行进程相比于使用单个进程，速度提升了大约18倍。