具有离散间距成本的最优混合单元高度详细布局

《ACM Transactions on Design Automation of Electronic Systems》：Optimal Mixed-Cell-Height Detailed Placement with Discrete Spacing Costs

混合单元高度VLSI电路设计需考虑布局相关效应、漏极对漏极接触和多重图案化等制造可行性因素，导致离散间距成本影响性能。传统动态规划方法因高复杂度仅能处理少数行，本文提出新型高效DP算法并采用优化减少技术，实现大规模设计全芯片最优解，实验表明总间距成本和总位移显著优于现有方法。

　　

摘要

混合单元高度的VLSI电路被广泛用于满足各种设计需求。由于可制造性设计（DFM）方面的考虑，如布局依赖效应（LDEs）、漏极到漏极的相邻关系（DDA）以及多层图案化的颜色区分，相邻单元之间的不同间距会影响电路性能，这些影响被建模为离散的间距成本。一种先进的动态规划（DP）方法可以解决这个问题，但由于其复杂性较高，一次只能处理少数几行单元。在本文中，我们提出了一种新的DP算法，该算法能够更高效地最优地解决这一问题。此外，还采用了几种保持最优性的简化技术，以推导出大规模设计的整个芯片的最优解。实验结果表明，所提出的方法在总间距成本和总位移方面显著优于现有方法。