适用于2.5D系统中芯片模块-封装协同设计的自适应重分布层路由技术

《ACM Transactions on Design Automation of Electronic Systems》：Adaptive Redistribution Layer Routing for Chiplet-Package Co-Design in 2.5D System

本文提出一种基于RDL动态优化的芯片级-封装协同设计流程，有效弥补传统流程中缺失的封装层协同优化环节，通过最大独立集算法进行引脚分配和网络流路由算法优化互连布局，实验表明该流程可将实际设计频率逐步提升至400MHz。

　　

摘要

2.5D封装已成为集成先进逻辑和存储芯片以实现高性能计算和人工智能系统的流行选择。在传统的设计流程中，芯片和封装是分别独立设计的，然后在组装阶段进行集成。为了弥合芯片设计与封装设计之间的差距，现有的芯片-封装协同设计方法通过迭代优化芯片布局来提升整个系统的性能。然而，现有的协同设计流程忽视了再分配层（RDL）布线这一关键环节——该层负责在封装层面完成芯片间的互连，并对系统性能产生显著影响。因此，本文提出了一种有效的芯片-封装协同设计流程，重点关注RDL布线以动态优化封装系统的性能。所提出的协同设计流程填补了以往设计流程中缺失的封装级协同优化环节。在该流程中，我们采用了一种高效的RDL布线算法，根据从芯片和封装中提取的跨边界时序信息来迭代优化基板布局。该算法包含两项关键技术：1）基于最大独立集（MIS）的引脚分配方法，用于动态优化网路的引脚位置；2）基于网络流的路由器，用于生成布线方案。实验结果表明，所提出的设计流程能够逐步将实际设计的最高频率提升至目标值400 MHz。