AHCA：基于FPGA的Hashcat加速敏捷设计框架

《ACM Transactions on Reconfigurable Technology and Systems》：AHCA: Agile Design Framework for Hashcat Acceleration based on FPGA

FPGA加速框架AHCA通过参数化DST和硬件操作符库实现自动化RTL代码生成，利用子图同构匹配策略优化算法映射，结合设计空间探索提升性能，在密码破解中较CPU效率提升63.95倍，较GPU提升4.71倍。

　　

摘要

本文提出了AHCA（一种基于FPGA的Hashcat加速的敏捷设计框架），该框架能够自动生成优化的寄存器传输级（RTL）代码。我们的方法围绕一种自动设计方法展开，该方法使用了参数化的领域特定模板（DST）和特定的硬件操作符库。该框架通过分析算法图来提取关键的硬件操作符及其互连网络。为了支持多样化的用户输入，我们引入了一种创新的操作符匹配策略，该策略利用子图同构性将算法映射到我们的操作符库中。将这些匹配信息与设计空间探索（DSE）相结合，用于配置DST并生成最终的RTL代码，从而避免对先前实现算法的重复编码。与最先进的高级综合（HLS）工具相比，AHCA实现了最高797倍的性能提升、高达105倍的LUT效率改进以及高达676倍的能效提升。当在FPGA上用于密码破解时，AHCA生成的硬件在能效方面比CPU提高了63.95倍，比GPU提高了4.71倍。