一种改进的三阶段动态比较器，可实现轨到轨输入共模范围，且EDP（电离注入）功耗低于86飞焦耳纳秒

《IEEE Transactions on Circuits and Systems II: Express Briefs》：A Modified Three Stage Dynamic Comparator Achieving Rail-to-Rail Input Common-Mode Range With <86 fJ · ns EDP

高速低 kickback 噪声动态比较器采用改进三阶段架构，通过NMOS/PMOS并行预放大器和强臂锁存器设计，实现-0Vdd至Vdd全共模电压范围覆盖，提升噪声免疫能力并优化能量延迟积。

　　

摘要：

本文介绍了一种高速、低反冲噪声的动态比较器，采用了改进的三级架构，实现了轨到轨输入共模电压范围内的操作。该设计利用并行的NMOS和PMOS前置放大器信号路径，这些信号路径连接到经过改良的Strong-Arm锁存器中。为了确保在整个0-Vdd电压范围内实现高速性能，采用了PMOS前置放大器和两级NMOS前置放大器。NMOS前置放大器与锁存器之间的额外放大级使得锁存器中的NMOS输入对也可以用于NMOS前置放大器的放大过程。这种架构不仅扩展了电压工作范围，还通过利用NMOS和PMOS信号路径的互补噪声特性提高了抗反冲噪声能力。所提出的比较器在整个电压范围内保持了良好的电压不敏感性和稳定的高速性能。该原型采用180纳米CMOS工艺制造，在1.8伏电源电压下，相对CLK-Q延迟小于210皮秒，能量-延迟乘积（EDP）低于86 fJ·ns。

引言

模数转换器（ADC）是高速串行链路和内存计算（IMC）架构中的关键组件，它们将模拟信号转换为数字形式以便进一步处理。ADC的性能在很大程度上取决于动态比较器的性能，因此优化偏移量、速度、噪声和功耗等关键参数至关重要[1]。随着CMOS技术的进步以及供电电压的降低和电压摆幅的减小，ADC的信噪比（SNR）受到了影响[2]。输入共模电压变化对SAR ADC线性度的影响以及对于高范围比较器的需求在相关文献中有所强调[3]。在模拟IMC中，ADC还需要在宽电压范围内工作，以实现高效的矩阵-向量乘法运算[4]。