基于级联T型线圈结构的紧凑型宽带片上真时延迟设计

《IEEE Transactions on Microwave Theory and Techniques》：A Compact Broadband On-Chip True-Time Delay Design Based on Cascaded T-Coil Structure

基于T-coil级联的宽带真时延电路设计，采用矩阵分析近似LC等效传输线并推导闭合方程，结合高频寄生参数优化和互耦隔离技术，在45nm CMOS工艺下实现四级可调延迟（13.5,27,54,108 ps），10-30GHz范围内插入损耗优于-13.04dB，回波损耗低于-10.4dB，芯片面积824×500μm2，综合性能指标（FoM）创最佳记录。

　　

摘要：

本文提出了一种创新的设计方法，旨在利用T型线圈级联技术实现紧凑型宽带真时延迟（TTD）电路。该方法通过矩阵分析近似传输线（TL）的LC等效电路，并推导出T型线圈组件的封闭形式方程。通过结合高频寄生参数和级间线圈耦合来提高精度。同时，采用顺序级联技术来增强T型线圈之间的隔离性能并减小电路面积。为了验证该方法的有效性，使用45纳米CMOS工艺实现了一个包含四个延迟单元（13.5、27、54和108皮秒）的实时延迟电路。测量结果证实，在10–30 GHz的频率范围内，该TTD电路的整体插入损耗优于-13.04 dB，回波损耗小于-10.4 dB，芯片面积仅为824×500微米。该工作的性能指标（FoM）达到了迄今为止的最佳水平。

引言

在现代混合相控阵系统中，真时延迟（TTD）电路是实现高精度波束成形的关键组件，尤其是在5G/6G通信、卫星通信和雷达系统等应用中[1]。随着多目标跟踪和快速波束切换需求的增长，TTD电路必须满足严格的性能要求，特别是在毫米波Ku波段及更高频段。主要挑战在于如何在紧凑的尺寸、低功耗和高通道隔离性能之间取得平衡，同时确保与多通道芯片集成的兼容性[2]、[3]、[4]、[5]、[6]。