3D晶体管的性能提升：基于TCAD模拟的FinFET和GAAFET新型源漏结构研究

《Micro and Nanostructures》：Performance Enhancement in 3D Transistors: TCAD Simulation-Based Study of FinFETs and GAAFETs with Novel Source-Drain Extensions

三维场效应晶体管中掺杂源/漏极扩展结构抑制短沟道效应研究

　　

李曼|黄一帆|肖伟|王明翔|郭雅雅|张东丽|王怀生|沈晨|龚丁

电子与信息工程学院，苏州大学，中国苏州215006

摘要

本文介绍了一种基于掺杂的新型源/漏扩展结构，应用于三维场效应晶体管（3-D FET），具体包括绝缘体上硅（SOI）FinFET和全环绕栅极（GAA）FET。详细的TCAD仿真（包含量子力学效应）表明，与相同尺寸的传统轻掺杂漏极（LDD）扩展结构相比，所提出的器件在抑制短通道效应（SCEs）方面表现出更优异的性能：导通电流（I_ON）更高，开关比（I_ON/I_OFF）更好，亚阈值摆幅（SS）更低，以及漏极诱导的势垒降低（DIBL）效果更显著。在内在增益（A_v）方面，所提出的FinFET达到了27.5 dB的峰值，远高于LDD结构的22.2 dB；GAAFET的峰值增益为28.5 dB，而LDD GAAFET为19.8 dB。这些性能优势展示了所提出器件在数字和模拟电路应用中的潜力。文中还基于自下而上的方法讨论了制造这些具有新型源/漏扩展结构的GAAFET的工艺流程。

引言

最近，提出了一种超薄体埋氧（UTBB）MOSFET，其采用了新型的源/漏（S/D）扩展结构，该结构用沿通道/BOX界面形成的导电路径替代了传统的轻掺杂漏极（LDD）扩展。这些导电路径是由植入BOX中的固定正电荷静电诱导形成的[1]。与传统LDD UTBB MOSFET相比，所提出的器件在数字电路应用中表现出更好的性能，包括更低的关断电流（I_off）、更陡的亚阈值摆幅（SS）、更高的导通电流（I_on）以及更强的漏极诱导势垒降低（DIBL）效果。同样，在模拟电路应用中[2]，该器件也表现出更高的跨导（g_m）、更低的输出电导（g_ds）和更高的内在增益（A_v）。

随着摩尔定律的发展以及绝缘体上硅（SOI）技术、多栅极晶体管架构（尤其是FinFET和GAAFET）的出现，器件性能得到了显著提升。通过集成高k金属栅极技术[3]、[4]、[5]、超薄体设计[6]等方法，FinFET的性能得到了进一步优化。此外，GAAFET的栅极完全包围了通道的四侧，从而实现了更强的栅极控制效果和更好的短通道效应（SCEs）抑制能力[7]。同时，通过堆叠纳米片（或纳米线），GAAFET能够在相同的芯片面积内提供更多的导电通道[8]、[9]，因此成为3nm以下技术节点的有希望的晶体管选择。

在本研究中，对采用类似S/D扩展结构的3D晶体管（FinFET和GAAFET）进行了详细的TCAD仿真分析。对于纳米级3D FET，将量子限制效应纳入器件仿真非常重要[10]、[11]。图1展示了传统LDD器件的结构及其横截面，其中(a-c)面板展示了LDD FinFET，(d-f)面板展示了LDD GAAFET。所提出器件的结构在图2的横截面图中详细说明，(a-b)面板展示了FinFET，(d-e)面板展示了GAAFET。所提出器件的S/D扩展长度（L_E）与LDD区域的长度（L_LDD）相同。与参考文献[1]、[2]中描述的静电诱导扩展方法不同，这里采用了基于掺杂的扩展方式。为了公平比较，传统器件和所提出器件的芯片面积保持一致。TCAD仿真结果表明，采用所提出的S/D扩展结构的3D晶体管（如FinFET和GAAFET）在数字和模拟性能指标上均优于传统LDD架构，为应对器件缩放挑战的纳米级CMOS器件提供了另一种选择。最后，基于自下而上的方法提出了制造这些具有新型S/D扩展结构的GAAFET的工艺流程。

章节片段

器件结构与仿真

本工作的TCAD仿真分为三个步骤：I. 根据文献中报道的n通道14 nm SOI FinFET[12]和n通道GAAFET[13]的制造结构和参数，建立传统LDD FinFET和LDD GAAFET的TCAD模型。II. 通过调整LDD区域的长度/掺杂浓度和物理模型参数，使用实验IV数据对模型进行校准。III. 建立所提出器件的TCAD模型。

抑制SCEs的性能

首先，在图4中比较了传统LDD器件、栅极重叠LDD器件和所提出器件的传输特性。图4(a)展示了在V_DS为0.8 V时三种FinFET器件的传输特性。用于评估纳米尺度短通道特性的两个主要参数是DIBL和SS，这些参数可以通过方程（1）、（2）[20]获得。$$$$

其中，V_DS1和V_DS2分别代表线性区域和饱和区域的漏极偏压。V_TH1和V_TH2

结论

本文提出了一种基于掺杂的新型源/漏扩展结构，用于3D FinFET和GAAFET。仿真结果表明，与传统LDD器件相比，所提出的器件具有更高的导通电流（I_ON/I_OFF）、更低的亚阈值摆幅（SS）和更强的漏极诱导势垒降低（DIBL），从而更好地抑制了短通道效应（SCEs）。在模拟性能方面，所提出的器件实现了更高的跨导和内在增益。具体而言，所提出的FinFET和GAAFET的内在增益提高了27.5 dB。

CRediT作者贡献声明

张东丽：指导、正式分析。王怀生：研究、数据管理。王明翔：撰写 – 审稿与编辑、指导、概念构思。郭雅雅：软件开发、正式分析、数据管理。李曼：撰写 – 审稿与编辑、初稿撰写、可视化、软件实现。肖伟：软件开发、可视化、撰写 – 审稿与编辑。龚丁：资源获取、方法论设计、概念构思。黄一帆：软件开发、可视化、撰写 – 审稿与编辑。沈晨：

数据可用性

数据可应要求提供。

利益冲突声明

? 作者声明他们没有已知的财务利益或个人关系可能影响本文的研究工作。

致谢

本研究部分得到了中国国家自然科学基金（项目编号61974101、61971299、62371327）的支持，部分得到了江苏省自然科学基金（项目编号BK20201201）的支持，以及江苏省重点研发计划（项目编号BE2022058-4）的支持。