Z向组件（ZDC）在系统级应用中的电源完整性保障

《IEEE Transactions on Signal and Power Integrity》：System-Level Application of the Z-Directed Component (ZDC) for Power Integrity

功率分配网络（PDN）设计中，Z Directed Component（ZDC）电容通过PCB定位至IC封装焊球，显著降低阻抗。对比传统SMT方案，基于商业仿真工具和二端口阻抗测量的ZDC PDN验证显示其等效电路模型与实测数据高度吻合，实现更低阻抗和更高系统性能，尤其适用于高时钟频率IC设计及低成本多层PCB应用。

　　

摘要：

电源分配网络（PDN）的设计涉及在集成电路（IC）周围精心布置多个去耦电容器，以减轻开关操作产生的噪声。一种新型技术电容器——Z-directional组件（ZDC）可以通过印刷电路板（PCB）直接作用于IC的封装球上。使用传统的表面贴装技术（SMT）去耦方案设计的商用PCB PDN，通过基于仿真的工具进行了分析，并通过阻抗测量进行了验证。通过用ZDC电容器模型替换选定的SMT电容器，预测了该系统中ZDC PDN的性能。验证是通过在PCB上进行双端口PDN测量来完成的。最后，利用腔体模型和平面-对部分元件等效电路技术开发了一个等效电路模型，以表示所有去耦电容器到IC的电流路径相关的物理特性。商业工具的仿真结果与测量结果及等效电路模型相吻合。研究表明，对于这种设计而言，选择ZDC作为去耦方案可以显著降低阻抗。因此，ZDC方法是未来电源完整性应用中的一种有前景的去耦解决方案，能够提升系统的电源完整性性能，使得使用成本更低、层数更少的PCB实现更高的速度，而无需采用SMT策略。

引言

随着现代集成电路（IC）的时钟速度持续提升至吉赫兹范围，电源分配网络（PDN）的责任变得更加重要，需要及时为IC提供足够的电荷。如果未能及时供电，会导致PDN上出现电压波动，如果电压波动超过制造商规定的范围，可能会导致IC故障或过度辐射[1]。因此，将去耦电容器放置在IC附近是一种公认的有效方法，可以通过减少从去耦电容器到IC的电流路径中的环路电感来降低系统噪声。典型的系统级PDN包括多层印刷电路板（PCB），在xy平面上布置了大量表面贴装技术（SMT）电容器，以及封装内的PDN，如图1所示[2]。图1.

(a) 使用SMT组件的典型PCB PDN几何结构。(b) 从IC封装球处观察PDN的幅度近似值。