用于行星际着陆任务的硬件优化自主实时雷达高度计处理器的FPGA实现

《IEEE Aerospace and Electronic Systems Magazine》：FPGA Implementation of a Hardware-Optimized Autonomous Real-Time Radar Altimeter Processor for Interplanetary Landing Missions

基于FPGA的雷达高度计处理器（RAP）设计及其在Vikram着陆任务中的应用，通过浮点计算与抗辐射组件实现多地形自主实时 landing 检测，验证涵盖实验室模拟、原型测试及多场景HILS。

　　

摘要：

本文介绍了一种基于现场可编程门阵列（FPGA）的硬件优化型、自主式、实时、灵活且可编程的机载雷达高度计处理器（RAP）的设计与开发，该处理器专为自主星际着陆任务而设计。为了在从数公里到着陆的广阔范围内实现精确的高度检测，需要具备足够高的接收信噪比（SNR）来进行准确的脉冲频率检测。该处理器集成了多种信号处理技术，并策略性地运用浮点运算来提高高度测量的精度，同时确保数据能够实时处理并输出。此外，设计中还包含了严格的软件质量保证（SQA）检查以及抗辐射组件，以保证在太空这种充满挑战的辐射环境中系统的可靠性。通过广泛的实验室仿真、FPGA原型测试以及多种星际着陆场景下的硬件在环仿真（HILS），验证了这种优化后的RAP实现方案的有效性。值得注意的是，在印度空间研究组织（ISRO）执行的Chandrayaan-3任务中，RAP在Vikram着陆器的自主着陆过程中表现出了卓越的性能。该处理器为未来的星际任务提供了一种有前景的解决方案，有助于在具有不同地形和环境条件的天体上实现精确且安全的着陆操作。