一种可重构的9T静态RAM设计，支持在内容可寻址内存（Content-Addressable Memory, CAM）与内存计算（In-Memory Computing, IMC）之间动态切换

《IEEE Transactions on Circuits and Systems for Artificial Intelligence》：Reconfigurable 9T Static RAM Design with Dynamic Switching between Content-Addressable Memory and In-Memory Computing

冯·诺依曼瓶颈导致处理器与内存速度不匹配，影响能效与性能。本文提出DST-SRAM架构，通过动态切换技术实现SRAM、CAM和IMC的可重构转换，采用单端写入电路降低功耗。基于台积电40nm工艺实现256×64单元验证，功耗延迟积较现有架构降低56%。

　　

摘要：

大多数现代计算机都基于冯·诺伊曼架构，该架构中计算数据在处理器和内存之间传输。然而，由于处理器和内存之间的运行速度差异，这种架构的能效较低，性能也不尽如人意，这种现象被称为“冯·诺伊曼瓶颈”。内存计算（IMC）是一种有望解决冯·诺伊曼瓶颈问题的架构。IMC通过在内存中执行操作来减少数据传输，从而提高能效和吞吐量。本文提出了一种可重构的9T静态随机存取存储器（SRAM），并采用了一种称为DST-SRAM的新动态切换技术。利用这种动态切换技术，DST-SRAM可以根据需要重新配置为内容可寻址存储器（CAM）、SRAM或IMC结构。采用单端写入电路来降低写入功耗。利用台积电40纳米工艺技术，实现了256 × 64规模的DST-SRAM以验证其可行性，实验结果表明，DST-SRAM的功耗延迟乘积比两种最先进的可重构SRAM架构低56%。