一种21个晶体管的单相时钟触发器，具有低漏电流特性，适用于接近阈值电压的工作环境

《IEEE Transactions on Circuits and Systems II: Express Briefs》：A 21-Transistor Single-Phase-Clocked Flip Flop with Low Leakage Current for Near-threshold Voltage Operation

提出了一种基于拓扑修改和器件合并的单相时钟触发器，相比传统设计减少3个晶体管，面积降低6%，功耗在0.4V和0.9V下分别降低17%和7%，同时支持亚阈值电压区的稳健操作。

　　

摘要：

本文介绍了一种低漏电功率的21晶体管单相时钟触发器。该触发器的架构基于对传统24晶体管传输门触发器（TGFF）的拓扑修改和器件合并。它采用了非对称的主从设计，能够在单相时钟下工作，从而无需互补时钟信号，提高了面积效率。在28nm CMOS工艺上的布局后评估显示，与TGFF相比，其面积减少了6%。由于晶体管数量减少，该触发器在广泛的供电范围内降低了漏电功率：在0.4V时降低了17%，在0.9V时降低了7%。即使在没有任何器件尺寸优化的情况下，其在0.4V 20MHz和0.9V 1GHz下的总功耗仍降低了10%以上。通过5000次蒙特卡洛仿真（涵盖工艺和温度变化范围），该触发器能够在接近阈值电压（NTV）的区域保持稳定运行，与其他静态无竞争触发器一样。