一款采用28nm CMOS工艺制造的6-GS/s 8位时域ADC，该ADC内置基于“先选后处理”（Selection-First）机制的流水线式连续逼近寄存器（Pipelined Successive Approximation Register）技术

《IEEE Transactions on Circuits and Systems II: Express Briefs》：A 6-GS/s 8-bit Time-Domain ADC with Selection-First Pipelined Successive Approximation Register TDC in 28nm CMOS Technology

提出一种单通道8位时间域ADC，采用选择先行SAR TDC架构，通过单参考延迟路径设计消除输入相关误差，并显著提升抗冒险容限，在28nm CMOS下实现6GS/s Nyquist速率输入时36.4dB SNDR，功耗51mW。

　　

摘要：

本文介绍了一种单通道8位时域模数转换器（TD-ADC），该转换器采用了“先选择后逐次逼近”（SAR）的时间数字转换器（TDC）机制，以克服以往用于TD-ADC的TDC设计中的关键缺陷。通过这种“先选择后计算”的方式，每个比特的转换过程仅需一条参考延迟路径，从而提高了系统对亚稳态现象的容忍度，优于传统的“先计算后选择”设计。此外，所提出的TDC结构还消除了与输入信号相关的误差，并减少了基于门电路的TDC中常见的时间比较器不匹配问题。该原型TD-ADC采用28纳米CMOS工艺制造，在6 GS/s的奈奎斯特采样率下可实现36.4 dB的信噪比（SNDR），功耗仅为51 mW。