一种高度可靠的双节点容错型20T辐射加固SRAM单元，适用于航空航天领域

《IEEE Transactions on Device and Materials Reliability》：A Highly Reliable Dual-Node-Upset-Tolerant 20T Radiation Hardened SRAM Cell for Aerospace Applications

针对半导体器件中单节点（SNU）和双节点（DNU）辐射upset问题，基于Cadence Virtuoso在UMC 65nm工艺下设计出RT-20T高可靠SRAM，显著降低读/写访问时间（RAT/WAT降低1.14x-2.292x），但读取稳定性有所下降。

　　

摘要：

在半导体器件中，由于技术进步和辐射效应的影响，单节点故障（SNU）和双节点故障（DNU）已成为严重问题。为了使SRAM单元能够在空间环境中具备抗干扰能力，研究人员提出了一种高度可靠的、耐辐射的20T（RT-20T）SRAM设计，该设计能够有效抵御单节点故障和双节点故障。仿真是在UMC 65nm CMOS工艺、27°C的温度下使用Cadence Virtuoso软件进行的。所提出的SRAM单元具有最少的敏感节点和节点对数量。与NS10T、QUCCE12T、QCCS、SCCS、DNUCTM、DNUSRM、QCCM12T、S4P8N、S8P4N、SCCS18T、CC18T、LPDNUR相比，RT-20T的读取访问时间（RAT）分别缩短了2.292倍、1.424倍、1.456倍、1.246倍、1.246倍、1.14倍、2.007倍、1.549倍、1.467倍、1.409倍、1.552倍、1.519倍；而在VDD = 1V的条件下，其写入访问时间（WAT）则分别降低了3.572倍、1.679倍、1.533倍、2.504倍、2.504倍、3.611倍、1.786倍、1.873倍、1.883倍、2.514倍、2.398倍、2.281倍。此外，RT-20T的泄漏功耗也比NS10T、QUCCE12T、QCCS、SCCS、DNUCTM、DNUSRM、QCCM12T、SCCS18T分别低1.072倍、1.608倍、1.072倍、1.608倍、2.144倍、1.072倍、1.608倍。然而，这些性能提升是以降低读取稳定性为代价的。