采用新型扭绞短桩布线结构优化DDR4 Fly-by拓扑中的信号完整性

《IEEE Letters on Electromagnetic Compatibility Practice and Applications》：Optimizing Via Placement and Routing Structure to Improve Signal Integrity in DDR4 Fly-by Topology

本刊推荐：为解决DDR4 Fly-by拓扑中因高布线密度和层间切换导致的信号完整性问题，研究人员开展了名为“扭绞短桩布线(TSSR)”的主题研究。该研究通过将成对信号在过孔处扭绞并交换布线层，实现了过孔残桩的缩短与等长。结果表明，TSSR能将过冲/下冲电压差异降低96%，回拨电压差异降低85%，并为阈值电压增加约40 mV的裕量，显著提升了C/A信号的传输质量，对工业设备中Memory Down系统的设计具有重要指导意义。

　　

随着物联网技术的飞速发展，工业设备正变得越来越复杂，嵌入式处理器得到广泛应用。在这些设备中，为了节省空间并减少元件数量，通常采用Memory Down（内存直接贴装）技术，将同步动态随机存储器直接安装在主板上，而非使用内存条。然而，随着DDR接口速度的不断提升，信号完整性成为了一个至关重要的设计挑战，尤其是在DDR4标准下，其命令、地址和组地址信号采用的多点分支拓扑结构，面临着高密度布线区域带来的严峻考验。

在SDRAM周围的高密度布线区域，过孔和走线紧密排列，极大地限制了布线的灵活性。设计师们主要面临两大难题：其一，由于SDRAM的球栅阵列焊盘以0.8毫米间距排列，附近缺乏足够的空间来放置用于改善信号完整性的缝合过孔；其二，当信号需要在多个内层之间穿行时，不同布线层上的信号过孔会形成长度不等的残桩，导致信号波形产生差异，严重影响系统稳定性。尽管DDR5引入了片内终端技术来缓解波形失真，但由于供应链等因素，DDR5在工业设备领域难以获取，而DDR4因其稳定的运行记录仍是当前主流。但DDR4的C/A信号缺乏片内终端，这使得在Memory Down配置下确保信号完整性变得尤为棘手。

为了应对这些挑战，一项发表在《IEEE Letters on Electromagnetic Compatibility Practice and Applications》上的研究提出了一种创新的布线结构——扭绞短桩布线。这项研究由Goro Hamamoto、Yutaka Uematsu和Yoshitaka Toyota共同完成，旨在通过优化过孔布局和布线策略，提升DDR4在Fly-by拓扑中的信号传输质量。

研究人员主要运用了全波电磁仿真和瞬态电路仿真两种关键技术方法。他们使用Cadence? Clarity? PCB Extraction Suite对印刷电路板上的传输线和过孔结构进行三维电磁建模，提取其S参数。为了平衡计算成本与精度，他们将整个Fly-by拓扑分解为“VIA Block”（包含过孔和Break I、II线段）和“TL Block”（包含连接VIA Block的带状线）两个部分分别进行仿真。随后，利用Cadence? Sigrity? X Advanced SI电路仿真器，将获得的S参数与IBIS模型结合，构建完整的拓扑电路，进行瞬态仿真以获取眼图，并分析关键信号完整性指标，如过冲、下冲、回拨电压和抖动。研究所用的PCB样本队列具有明确的10层板层叠结构，其介质厚度、材料参数（如介电常数Dk和损耗角正切Df）以及传输线规格均严格设定，以模拟真实的工业设计环境。

电磁仿真

研究首先建立了TSSR和传统Fly-by的仿真模型。TSSR的核心在于将一对信号（如SIG1和SIG2）的过孔相邻放置（0.8毫米间距），并在靠近SDRAM的区域通过菱形走线方式交换其布线层。仿真结果显示，这种结构使得原本作为残桩的过孔段（例如从Layer 8到SDRAM的段落）变成了信号主路径的一部分，从而显著缩短并均衡了SIG1和SIG2的残桩长度。

瞬态波形

通过对眼图的详细分析，研究比较了传统Fly-by和采用TSSR的Fly-by在波形质量上的差异。研究重点关注了距离发射器最近、波形失真最严重的SDRAM1和距离终端最近、失真最小的SDRAM5。分析表明，在SDRAM1处，TSSR带来了显著的改善：SIG1和SIG2之间的过冲电压差异从104 mV降至0 mV，下冲电压差异从105 mV降至4 mV，降幅超过96%。回拨电压的高电平侧差异从60 mV降至7 mV，低电平侧差异从69 mV降至10 mV，降幅超过85%。此外，抖动也从43 ps减少到26 ps，降低了73%。根据DDR4 3200 Mbps的规范，回拨电压阈值基于V_ref（600 mV）±65 mV设定，TSSR的应用为高电平和低电平分别额外增加了约39 mV和46 mV的电压裕量，极大地提升了系统工作的稳定性。

传输特性

在频率特性方面，研究对比了传统过孔结构和TSSR的S参数。对于传统结构，SIG1和SIG2由于残桩长度不同，其S₂₁的凹陷点和S₁₁的峰值点出现在不同频率（SIG1在3.92 GHz，SIG2在3.30 GHz），且SIG2的谐振点低于信号的关键频率f_knee（3.85 GHz），这会导致信号失真。而TSSR将两个信号的谐振频率统一在3.90 GHz和3.86 GHz附近，更接近且都高于f_knee，有效减少了两信号之间的失配。在f_knee以下的频带，TSSR还显著降低了两信号传输相位差，从传统结构的约130度减小到约30度，表明TSSR能更好地保持信号间的时间同步性。

该研究的结论部分强调，TSSR通过将信号配对、扭绞并交换层别，成功地均衡并缩短了过孔残桩长度。所提出的设计流程为在实际产品设计中实现TSSR提供了清晰的指导。仿真结果证实，TSSR能够有效改善信号完整性指标，减小不同布线层信号之间的性能差异，特别是在回拨电压这一关键参数上获得了可观的裕量提升。同时，TSSR在频域上也能抑制两信号在幅度和相位特性上的差异。因此，即使C/A信号不得不布设在远离SDRAM贴装表面的层上，采用TSSR及其配套设计流程也能在产品设计中确保可靠的信号完整性。这项研究不仅提出了一种具体的布线结构，更重要的是为广泛应用的DDR Fly-by布线提供了宝贵的见解和可行的解决方案，尤其对面临长过孔和层选择约束的工业电子设备设计具有重要的实践意义。