基于氧化物的CMOS逻辑电路，通过单片集成3D堆叠的SnOx p-FET和IGZO n-FET实现，且二者具有匹配的阈值电压

《IEEE Electron Device Letters》：Oxide-based CMOS Logic Circuits Enabled by Monolithically 3D Stacked SnOx p-FET and IGZO n-FET with Matched Threshold Voltage

氧化物基低温可加工器件用于全三维集成CMOS逻辑电路，通过SnOx p-FET与IGZO n-FET的堆叠结构，控制热工艺低于250℃实现高均匀性和阈值电压匹配，电压增益达100.6 V/V，成功构建NAND/NOR/SRAM单元及62.5 kHz环形振荡器。

　　

摘要：

基于氧化物的低温可加工器件为单片3D（M3D）集成电路芯片提供了有前景的实现途径。本文报道了一种基于氧化物的互补金属氧化物半导体（CMOS）逻辑电路，该电路由堆叠的场效应晶体管（FET）组成——底部为SnOx p-FET，顶部为IGZO n-FET。通过控制沉积过程并将整个制造过程中的温度保持在250°C以下（适合BEOL集成工艺），实现了两种类型器件的优异均匀性和匹配的阈值电压（Vth），其值为0.5 V。因此，堆叠反相器的运行偏差最小，且在VDD为1.5 V时，电压增益达到了100.6 V/V的较高水平。首次展示了使用M3D堆叠FET构建的关键逻辑门，包括NAND、NOR和SRAM单元（基于SnOx p-FET），这些逻辑门表现出强大且可靠的逻辑功能；此外，还实现了一个三级环形振荡器，在VDD为2.5 V时，其振荡频率可达62.5 kHz。