适用于埃（Angstrom）时代节点的、对布线要求严格的领域专用处理器的物理设计探索

《IEEE Embedded Systems Letters》：Physical Design Exploration of a Wire-Friendly Domain-Specific Processor for Angstrom-Era Nodes

针对机器学习专用处理器（DSIP）的物理设计优化，提出通过专用存储结构和SIMD单元降低互连线长并提升核心密度方案，基于IMEC A10纳米片节点验证的五种配置显示，该架构线长降低2倍，密度提高3倍，且性能一致性优于现有基准VWR2A，验证了Angstrom-era技术下DSIP设计的物理效率与低成本实现潜力。

　　

摘要：

本文探讨了一种针对机器学习（ML）领域的专用处理器（DSIP）架构的物理设计方法，旨在解决先进纳米时代技术中互连效率的问题。该设计通过采用专用存储结构和SIMD（单指令多数据）单元，实现了更短的连线长度和更高的核心密度。使用IMEC的A10纳米片节点合成了五种配置并进行了评估。将各种配置的关键物理设计指标与最先进的DSIP基准设计VWR2A进行了对比。结果表明，我们的架构在连线长度方面比VWR2A降低了2倍以上，在核心密度方面提高了3倍以上，并且所有配置的指标变化幅度都很小，这使得该架构成为下一代DSIP设计的极具前景的解决方案。这些改进是在几乎不进行手动布局调整的情况下实现的，从而证明了该架构的固有物理效率以及低成本、易于实现的特点。