在FPGA和ASIC上改进的Montgomery模乘器

《IEEE Embedded Systems Letters》：Improved Montgomery Modular Multipliers on FPGAs and ASICs

提出一种改进的Montgomery模乘器设计，采用三种大整数混合递归Karatsuba乘法器（HRKM）结合优化的学校课本乘法器（OSBM），在FPGA和ASIC平台实现显著资源利用率和延迟降低。实验显示在Virtex-6和XCVU9P FPGA上面积时积（ATP）降低达92.77%-95.13%，UMC 65nmASIC实现功率时积（PTP）降低22.17%。

　　

摘要：

本文提出了一种改进的Montgomery模乘器（MMM）的设计方案，该方案采用了三个大整数混合递归Karatsuba乘法器（HRKM），并将基础情况下的乘法运算替换为优化后的Schoolbook乘法器（OSBM）。这种方法实现了单周期模乘操作，显著降低了FPGA和ASIC的资源利用率和延迟。所提出的设计已在Virtex-6和Virtex UltraScale+ XCVU9P FPGA平台上实现，并使用Synopsys Design Compiler进行了ASIC实现。在AMD FPGA平台上的实验结果表明，与Virtex-6和Virtex UltraScale+ XCVU9P平台上现有的最佳MMM方案相比，改进后的256位MMM在面积-时间积（ATP）方面降低了92.766%；在联合微电子公司（UMC）的65nm技术平台上进行的ASIC实现实验中，功率-时间积（PTP）降低了22.173%。