RICHIE：一种用于敏捷设计和探索基于RISC-V架构的、包含大量加速器的异构系统芯片（SoC）的框架

《IEEE Transactions on Parallel and Distributed Systems》：RICHIE: a Framework for Agile Design and Exploration of RISC-V-Based Accelerator-Rich Heterogeneous SoCs

RICHIE是一个基于RISC-V的开源SoC设计框架，通过模块化加速器平台和自动化工具链实现加速器集成与优化，利用FPGA验证平台非理想性，在加速器数量扩展时有效降低面积成本并提升性能。

　　

摘要：

现代异构系统芯片（HeSoCs）通过集成多种特定于应用的功能单元，在芯片上实现高性能和能效。然而，缺乏标准的系统级设计（SLD）方法论以及硬件/软件组件的异构性，使得部署这些高性能系统的过程变得复杂且耗时。在这项工作中，我们提出了RICHIE，这是一个开源的研究型SLD框架，它基于模块化和可组合的RISC-V架构，配备了用于自动化构建和优化高性能HeSoCs的工具链。RICHIE利用现场可编程门阵列（FPGAs）来部署全栈应用程序，并探索HeSoC的设计空间。我们展示了RICHIE如何帮助分析系统在加速器数量增加时的非理想特性，识别关键的设计解决方案，并评估平台成本（如面积利用率）。与手动优化的设计相比，这种方法能够带来显著的性能提升。最后，我们通过部署实际工作负载并添加对片上网络（NoC）架构的支持，来评估该方法的易用性和扩展性。