一款0.31伏特、16千字节、9T容量的SRAM，具有增强的感应裕度和读取性能，适用于低功耗应用

《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》：A 0.31-V 16-Kb 9T SRAM With Enhanced Sensing Margin and Read Performance for Low-Power Applications

低功耗9T SRAM通过读解耦端口降低漏电和单晶体管读路径提升性能，采用多阈值电压器件优化能效，交错写字线结构解决写半选问题，22nm FD-SOI工艺下实现0.31V/1.05MHz和0.5V/60.5MHz运行参数，活动能量18.56fJ/访问位，漏电0.11pW/位单元。

　　

摘要：

本文介绍了一种低功耗的9T静态随机存取存储器（SRAM），该存储器具有增强的读取灵敏度和读取性能。所提出的9T SRAM单元的读取解耦端口通过减少读取位线（RBL）的漏电来实现更高的灵敏度，并通过采用单晶体管读取路径来提升读取性能。在SRAM单元中使用了多阈值电压器件，以改善其漏电功耗和性能。此外，还采用了交错写入字线（WWL）结构来解决写入半选问题。使用22纳米FDSOI工艺制造的测试芯片的测量结果表明，该设计的9T SRAM在1.05 MHz频率下最低工作电压为0.31 V，并且在电源电压为0.5 V时仍能正常工作在60.5 MHz频率下。在0.33 V电压下，每次读取操作的最小能耗为18.56 fJ。进一步地，该设计的SRAM在保持模式下每比特单元的最小漏电功耗为0.11 pW。