一种寄生元件和失配容忍型全共心屏蔽式分裂CDAC，采用相同的单元电容器，适用于SAR-ADC

《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》：A Parasitic and Mismatch Tolerant Fully Common-Centroided and Shielded Split-CDAC With Identical Unit Capacitors for SAR-ADC

本文提出了一种新型split-CDAC设计，通过采用单位电容桥结构和比例冗余电容有效降低寄生敏感性和失配效应，在65nm CMOS工艺下实现INL<1.2 LSB且无需校准，面积效率比传统二进制CDAC提升12倍，为高精度应用提供新方案。

　　

摘要：

分体电容器数字模拟转换器（split-CDAC）是一种有望减少芯片面积的方案，但在高分辨率环境下，用于连续逼近寄存器模拟数字转换器（SAR ADC）设计时面临寄生参数敏感性的挑战。本文介绍了一种改进分体电容器数字模拟转换器设计的方法，通过降低寄生参数敏感性和失配来提高更高位分辨率下的面积效率。寄生参数敏感性增加的根本原因在于桥式电容器采用分数尺寸设计以及分体节点处存在小型冗余电容器。所提出的分体电容器数字模拟转换器采用了基于单位电容器的桥式电容器和按比例缩放的大型冗余单位电容器，这在很大程度上减轻了这些影响，同时保持了线性度。该设计使用六个单位电容器作为桥式电容器，其寄生参数敏感性比传统分体电容器数字模拟转换器降低了六倍；面积效率则比传统的二进制加权电容器数字模拟转换器提高了十二倍。所提出的全共心屏蔽单位电容器阵列采用65纳米CMOS工艺实现，通过简单的布局结构有效降低了寄生参数敏感性和失配问题。经测试，在21个芯片上测得的积分非线性（INL）小于1.2个最低有效位（LSB），且无需进行失配校准，为多个领域的高精度应用开辟了新的可能性。