一种13位ENOB全异步噪声整形SAR ADC，具备粗细比较、失配误差整形和数字预测功能

《IEEE Transactions on Circuits and Systems II: Express Briefs》：A 13-Bit ENOB Fully Asynchronous Noise-Shaping SAR ADC With Coarse-Fine Comparison, Mismatch Error Shaping and Digital Prediction

1. 这篇论文提出了一种2阶噪声整形（NS）SAR ADC设计，结合失配误差整形（MES）和数字预测（DP）方法补偿输入范围损失，采用粗细比较（CFC）方案降低功耗，并通过异步逻辑设计省去外部高速时钟，在130nm CMOS工艺下实现81.54dB SNDR和13.25bit ENOB性能。

　　

摘要：

高分辨率的模数转换器（ADC）需要具备低噪声、低失真特性，并且功耗要尽可能低。本文介绍了一种高效节能、无需校准的2阶噪声整形（NS）SAR ADC。通过采用失配误差整形（MES）技术来减少由电容式DAC失配引起的失真，并通过额外的数字预测（DP）方法补偿由此导致的输入范围损失。为降低多输入动态比较器的功耗，本文提出了一种粗细比较（CFC）方案，该方案具有优化的误差校正功能，使ADC能够在SAR模式和NS-SAR模式之间切换。这种方法在保持NS功能的同时降低了比较器的功耗。此外，为了无需外部高速时钟来控制SAR逻辑和NS操作，本文采用了一种完全异步的逻辑架构，仅由采样保持时钟驱动。该原型ADC采用标准的130纳米CMOS工艺实现，在100 kHz带宽下，采样率为25时，测得的信噪比为81.54 dB（有效位数ENOB为13.25位）。

引言

物联网（IoT）和集成电路（IC）正在将日常生活与数字世界紧密相连，而ADC在其中发挥着关键作用。在各种类型的ADC中，逐次逼近寄存器（SAR）ADC因其高效的转换性能和良好的扩展性而备受关注。然而，在某些需要超高分辨率的生物医学应用中，SAR ADC的量化噪声会成为限制性能的重要因素。虽然过采样可以降低这种带内噪声，但高速运行会显著增加功耗。因此，噪声整形（NS）SAR ADC逐渐受到青睐，因为它们打破了传统上分辨率与采样机制之间的权衡，实现了超高分辨率的同时保持了高能效[1]。