通过非线性建模消除Sigma Delta调制器中的量化噪声

《IEEE Transactions on Circuits and Systems II: Express Briefs》：Cancellation of Quantization Noise in Sigma Delta Modulators Through Modeling of Non-Linearities

提出了一种基于量化噪声估计与去除的SDM线性能耗散方法，通过频域分析优化傅里叶变换效率，使所需bitstream样本量减少5000倍，显著降低电路仿真时间成本。

　　

摘要：

通常通过对输出比特流进行傅里叶变换来评估ΣΔ调制器（SDM）的线性度。然而，输出比特流中存在的量化噪声使得这一任务变得复杂：需要大量的样本和长时间的仿真才能降低噪声水平并分析信号的谐波成分。在这里，我们提出了一种方法，在存在非线性的情况下估计量化噪声，将其从SDM比特流中去除，并减少评估SDM线性度所需的样本数量。将所提出的技术应用于一个4阶SDM的行为模型，使用少5000倍的比特流样本即可保持线性度估计的准确性。这可以显著缩短SDM的验证时间。

引言

无线通信和雷达等应用对所使用的模数转换器（ADC）提出了严格的性能要求[1]。通常，ΣΔ调制器（SDM）是最适合的ADC架构，因为它们能够满足严格的线性度要求，这些要求通过无杂散动态范围（SFDR）和三阶谐波失真来量化[2]、[3]、[4]。由于需要长时间的电路仿真，评估SDM的线性度是一个耗时的过程：向SDM输入端提供一个单音调信号，然后对整个电路进行仿真。接着使用快速傅里叶变换（FFT）在频域分析SDM输出端的比特流。在实际电路实现中，生成足够比特流样本的仿真时间可能需要数周，以验证单点性能，这限制了对设计空间的探索，例如在工艺、电压和温度（PVT）变化方面的探索，以及设计验证过程的统计覆盖率。所需的仿真时间主要由三个因素决定：电路的复杂性、模拟器的精度要求，以及为计算频谱而必须生成的比特流样本数量。电路的复杂性是固定的，而模拟器的精度应选择得当，以确保仿真误差小于电路的噪声水平。电路复杂性和模拟器精度共同决定了生成一个SDM输出样本所需的时间。最后，所需的比特流样本数量与目标频谱噪声水平有关。将样本数量翻倍可以将噪声水平降低3 dB（工艺增益）[5]。