介电相在铁电HfO2薄膜中对负电容场效应晶体管（Negative Capacitance FETs）性能的影响

《IEEE Transactions on Nanotechnology》：Implications of Dielectric Phases in Ferroelectric HfO2 Films on the Performance of Negative Capacitance FETs

负电容晶体管性能受介电相分布影响，通过量子模拟发现中心区域介电相显著降低势垒顶，优化器件性能，为铁电HfO?薄膜逻辑器件开发提供新思路。

　　

摘要：

在掺杂的铁电（FE）HfO?薄膜中存在的非均匀正交相结构，给负电容（NC）场效应晶体管（FET）的性能优化和性能预测带来了挑战。我们通过自洽量子传输模拟来研究这些介电（DE）相结构对陡开关器件性能的影响。首先，我们研究了固定介电相结构的情况下，相成分的位置、比例和数量如何改变器件的开关特性。然后，为了预测器件性能的变化，我们使用大量随机分布的介电相分布数据进行了统计分析。结果表明，位于势垒中心的介电相结构对器件性能的影响最为显著，因为它们会降低势垒的高度；而靠近漏极的介电相结构对载流子传输和电流的影响较小。尽管介电相结构会降低亚阈值摆幅，但它们也有助于缩小滞后窗口，这为逻辑器件的优化提供了机会。通过尺寸缩放和统计分析，我们证明了即使在器件性能存在较大变化的情况下，也能够实现性能的优化。

引言

在掺杂的二氧化铪（HfO）薄膜中发现铁电性，引发了人们对逻辑和神经形态存储器件领域的广泛兴趣。铁电（FE）材料是一类能够通过负电容（NC）效应实现场效应晶体管（FET）超越玻尔兹曼极限或陡开关操作的材料[1]、[2]、[3]。NC现象是由于层内的自发极化切换导致的内部电压放大效应。这种机制打破了传统的开关限制，使得负电容场效应晶体管成为低功耗CMOS逻辑器件的理想候选者[3]、[4]、[5]、[6]、[7]。铁电材料中的滞后极化和部分极化切换特性也使其成为编程逻辑状态的有利选择[8]、[9]、[10]。特别是掺杂的二元氧化物铁电材料，在厚度小于5纳米时表现出更强的铁电性能，这可能是由于约束应变的增加[11]、[12]。HfO还是一种广泛使用的高介电材料，具有标准化的制造工艺，使其成为现有CMOS技术的实用选择。