FEditor：利用FPGA状态帧实现可调节形状的连续任务放置

《IEEE Transactions on Parallel and Distributed Systems》：FEditor: Consecutive?Task Placement?With?Adjustable Shapes Using FPGA State Frames

FPGA任务调度中，动态调整可变形状的任务布局可提升资源利用率（≥19.8%）和任务接受率（≥10%），三维时间扩展模型结合State Frames无损压缩技术，通过嵌套启发式算法优化布局，效率提升达10.26倍。

　　

摘要：

现场可编程门阵列（FPGA）在数据中心中被广泛采用，每个FPGA都被专门分配用于一项任务。这种策略导致了严重的资源浪费和任务拒绝率的增加。为了解决这个问题，布置算法会根据动态部分重构（Dynamic Partial Reconfiguration）来调整任务的位置和形状，动态部分重构将FPGA划分为多个矩形区域以实现资源共享。然而，现有的方案都是为静态任务集设计的，无法调整任务形状，因此无法优化数据中心的布置问题。在本文中，提出了FEditor作为第一个支持任务形状调整的连续任务布置方案。它将平面FPGA模型扩展为带有时间戳的三维模型，以适应连续任务的处理。为了降低三维资源管理的复杂性，设计了状态帧（State Frames，简称SFs）来无损压缩这些模型。任务布置采用了三个评估指标和一个嵌套启发式算法。实验结果表明，与参考算法相比，FEditor至少提高了19.8%的资源利用率和10%的任务接受率。状态帧和嵌套算法使任务布置速度提升了10.26倍。FEditor在数据中心环境中的适用性通过其时间效率表现得到了验证。

引言

现场可编程门阵列（FPGA）是一种基于非冯·诺依曼架构的灵活、节能且高性能的加速器，在数据中心中得到了广泛应用[1]、[2]、[3]。FPGA通过加载任务对应的位流（bitstream）[9]、[10]来处理任务，而不是将其编码为指令[19]。FPGA可以通过位流重新配置以实现不同的功能[10]，这种灵活性有助于提高资源利用率。由于FPGA拥有专用的内存和计算资源，因此上下文切换、进程间通信以及内存访问仲裁等操作都可以得到优化。这使得FPGA能够仅消耗执行任务所需的必要能量和时间[6]。因此，FPGA已被广泛采用[27]、[31]、[34]、[38]、[41]。