实现用于黑磷双栅场效应晶体管的高质量Al2O3顶栅介电层

《ACS Applied Electronic Materials》：Realization of High-Quality Al2O3 Top-Gate Dielectric Layer for Black Phosphorus Dual-Gate Field-Effect Transistors

黑磷双栅晶体管采用暴露模式原子层沉积（E-mode ALD）制备Al?O?顶栅绝缘层，退火效应提升Ge-BP接触性能，ON电流增12倍，费米霍尔迁移率提高17.9倍，Raman证实Al?O?钝化抑制氧化，漏电流密度低至0.5 pA/μm2。

　　
本研究聚焦于通过暴露模式原子层沉积（E-mode ALD）在黑磷（BP）双栅场效应晶体管（FET）中构建高质量氧化铝（Al?O?）钝化层，并系统评估其性能提升与环境稳定性。研究采用10 nm厚Al?O?作为顶栅介质，通过优化ALD工艺参数实现了对BP表面氧化的有效抑制，同时显著改善Ge-BP接触性能。以下从材料钝化机制、器件性能优化及环境稳定性三个维度展开分析。

**1. 暴露模式ALD的钝化优势**
黑磷作为典型二维材料，其表面化学惰性导致传统钝化层（如h-BN）难以直接通过ALD工艺实现均匀覆盖。本研究创新性地采用E-mode ALD，通过延长前驱体暴露时间（10秒）促进TMA（三甲基铝）与H?O（水）前驱体的充分反应。该工艺在180℃下运行，既避免了高温导致的BP层结构损伤，又通过延长反应接触时间（较常规S-mode ALD延长10倍）确保表面完全包覆，形成致密的Al?O?薄膜。TEM表征显示，Al?O?层厚度稳定在12 nm，且未观察到明显磷氧化物（PO?）颗粒（厚度<1 nm），表明表面化学活性位点被有效钝化。

**2. 接触工程与器件性能突破**
研究重点揭示了Ge-BP接触界面在ALD过程中的动态演变。通过EDS原位分析发现，经150分钟ALD处理后，BP表面出现Ge信号，证实发生了界面合金化反应。这种合金化作用显著降低接触电阻：以μp,FE为指标，接触优化后迁移率从7.6提升至136 cm2/(V·s)，增幅达17.9倍。同时，背栅调控性能增强，在-8V偏置下ON/OFF电流比突破10?量级，且通过C-V曲线证实Al?O?介电层相对介电常数εB达8.0（基于30 nm厚度的实测电容值229 nF/cm2）。

**3. 环境稳定性验证**
采用拉曼光谱系统评估钝化效果：未钝化BP在1小时内A?g峰强度衰减超40%，而Al?O?钝化层可将该衰减率降低至5%以下。对比实验显示，h-BN钝化层的环境稳定性优于常规ALD工艺，但Al?O?在±4V栅压下的漏电流密度仅0.5 pA/μm2，较h-BN方案降低约2个数量级。这种性能优势源于：（1）E-mode ALD通过延长前驱体暴露时间（10秒）实现界面反应完全，消除S-mode ALD中可能的未反应前驱体残留；（2）Al?O?的宽禁带（~8.6 eV）与BP的间接带隙结构形成优化的能带对齐，有效抑制表面态密度（Dit≤1×1012 cm?2）。

**4. 双栅协同调控机制**
研究构建了顶栅（Al?O?）与背栅（SiO?）协同工作的双栅架构。通过转移曲线分析发现，当背栅偏压VBG从-8V调至+8V时，顶栅最佳补偿电压V TG,min呈现线性关系（斜率-3.5），验证了双栅的场协同效应。理论模型显示，在电荷中性点（CNP）处顶栅与背栅位移场平衡条件为：
εT·(VG - VBG)/dT = εB·(VG - VBG)/dB
其中εT为顶栅有效介电常数（实测11.3），εB为背栅介电常数（8.0）。该关系表明，通过精确调控双栅偏置，可实现亚阈值摆幅（SS）优化至0.3 V/decade，优于同类h-BN钝化器件（SS=0.5 V/decade）。

**5. 工艺创新与产业化潜力**
ALD工艺创新体现在三个维度：（1）预处理阶段采用20次TMA脉冲（0.03秒脉宽+10秒Ar purge），形成均匀保护层；（2）E-mode阶段设置10秒前驱体暴露时间，较常规S-mode工艺延长5倍，确保TMA与H?O在BP表面的逐层交替反应；（3）后处理采用90次S-mode ALD，通过0.02秒超短脉冲控制薄膜致密性。该工艺兼容CMOS设备，可规模化生产厚度误差±0.5 nm的Al?O?层，为BP集成电路的晶圆级制造奠定基础。

**6. 性能对比与工业适用性**
实验构建的5组双栅FET器件（含3组未处理对照组）显示：经E-mode ALD处理的器件在180℃环境下工作12小时后，迁移率保持率高达92%，而传统工艺组下降至67%。在-4V至+4V栅压范围内，器件on/off电流比稳定在10?以上，且漏电流密度始终低于1 pA/μm2（测试电压场强达3.3 MV/cm）。这些指标达到当前二维材料FET的领先水平，特别在环境适应性方面，器件在85%湿度、50℃条件下工作48小时后仍保持初始性能的98%。

**结论与展望**
本研究证实暴露模式ALD能够有效解决BP钝化难题：通过界面合金化降低接触电阻，优化工艺参数使Al?O?层具备优异介电性能（εT≈11.3，Qf≈1.5×101? cm?2），并实现环境稳定性提升。未来工作将聚焦于：（1）开发低温（<150℃）E-mode ALD工艺以兼容更多二维材料；（2）探索Al?O?/BP异质结的量子限域效应；（3）构建全CMOS兼容的BP双栅器件制备流程。该成果为二维材料在射频、光电子等领域的集成提供了关键材料解决方案，对发展新型信息器件具有重要工程价值。