创新的3D叠层n电容器FeRAM，采用V DD/3抑制机制及单元设计，适用于非易失性DRAM应用

《IEEE Transactions on Electron Devices》：Innovative 3-D n-Capacitor-Stacked FeRAM With V DD/3 Inhibition Scheme and Cell Design for Nonvolatile DRAM Applications

该研究提出了一种新型三维n电容堆叠铁电随机存取存储器（3D nCS FeRAM）架构，通过单晶体管集成水平排列和垂直堆叠铁电电容，在相同芯片面积下显著提升存储容量和密度，同时验证了抑制偏置技术有效缓解未选单元极化损失并维持足够传感余量，设计出兼容现有制造工艺的4F2优化阵列布局，为AI和嵌入式内存的高效集成提供新路径。

　　

摘要：

本文提出了一种新型的3D多层电容器堆叠（nCS）铁电随机存取存储器（FeRAM）架构，该架构在提升单元电容和存储密度的同时，解决了传统1T-1C和1T-nC FeRAM设计中的关键问题。通过在单个晶体管上集成水平或垂直堆叠的铁电（FE）电容器，该架构在保持相同面积的情况下实现了更高的存储容量，而不会影响读取性能。经过校准的TCAD仿真表明，一个由8个电容器堆叠而成的FeRAM，其位线（BL）电容为17 fF，比由4个电容器堆叠而成的FeRAM（位线电容为34 fF）具有更优的感应裕度。这表明增加电容器堆叠的数量对寄生位线电容的影响极小，与传统通过扩大阵列尺寸的方法不同。为了确保1T-nC阵列的可靠运行，实验验证了一种抑制偏置方案，有效减少了未选中单元的极化损耗，并保持了足够的感应裕度。此外，还提出了一种优化的4F2存储阵列布局，该布局充分利用了可堆叠结构，同时保持了与现有制造工艺的兼容性，并实现了出色的面积效率。研究结果证实，所提出的3D nCS FeRAM架构能够实现高密度、低功耗的存储集成，为下一代人工智能（AI）和嵌入式存储应用提供了有前景的解决方案。