一款采用7纳米FinFET工艺制造的112 Gb/s PAM4接收器，内置相位均衡模拟前端（AFE）

《IEEE Solid-State Circuits Letters》：A 112-Gb/s PAM4 Receiver With a Phase Equalization AFE in 7-nm FinFET

相位均衡型AFE设计在7nm 112 Gb/s DSP接收器中的应用，通过引入RHP零点补偿非线性相位失真，在42.4dB损耗信道下实现BER<3e-7和2.18 pJ/bit的能效比，显著优于传统仅校正幅度的CTLE方案。

　　

摘要：

为了降低比特错误率（BER），高速SerDes接收器（RX）中实现了均衡器，以补偿信道插入损耗并减轻符号间干扰（ISI）。传统的模拟前端（AFE）设计主要关注幅度增益，而忽略了相位偏移的影响。本文介绍了一种基于7纳米FinFET、112 Gb/s DSP的RX中的相位均衡（PEQ）AFE设计，该设计能够减少奈奎斯特频率范围内的非线性相位偏移。所提出的PEQ技术可以补偿相位失真，并在20.7 dB的损耗信道下实现0.17 UI的预DSP眼图开度和47 mV的信号电平。整个RX系统在1-tap DFE和18-tap FFE配置下，在42.4 dB的损耗信道下的BER低于3e-7，且不包括DSP功耗在内的总功耗效率为2.18 pJ/bit。

引言

近年来，人工智能和云计算的发展推动了对数据传输吞吐量的需求不断增加，从而使得有线带宽持续扩大。随着SerDes应用的数据速率不断提高，基带信号由于信道插入损耗而严重失真[1]、[2]。在基于DSP的接收器（RX）设计中，通常使用CTLE和FIR均衡器来均衡信道损耗并补偿波形失真[3]、[4]、[5]。RX模拟前端（AFE）中的CTLE提供初步均衡，而FIR均衡器则用于减轻CTLE输出端采样的残余ISI。两者共同优化了ISI减少与噪声放大之间的平衡，从而提高了比特错误率（BER）。传统的CTLE设计主要通过峰值增益和峰值频率来评估均衡性能[6]、[7]。然而，除了幅度衰减外，非线性相位偏移（表示频率分量之间的时间延迟变化）也会导致波形失真。此外，相位失真还会影响采样相位，从而增加采样的ISI[8]，并需要DSP中更多的FFE抽头。因此，为了提升DSP-RX的性能，AFE应同时提供幅度和相位偏移的均衡。本文提出了一种相位均衡技术，通过在AFE传递函数中引入一个一阶右半平面（RHP）零点来实现。这个RHP零点产生的非线性相位与传统CTLE的LHP零点相反。通过降低LHP零点的频率，相位均衡的效果得到增强，从而补偿了由信道和CTLE引起的相位失真，同时不影响幅度均衡。