BASS-PLL：一种带宽扩展的子采样锁相环（Sub-Sampling PLL），其带宽可达到参考频率的30%以上；在3 GHz频率下，最坏情况下的相位噪声系数（FoMREF）为?247.9 dB，且该锁相环采用了环形振荡器（Ring Oscillator）作为时钟源

《IEEE Journal of Solid-State Circuits》：BASS-PLL: A Bandwidth Augmented Sub-Sampling PLL Achieving a Wide Bandwidth Above 30% of the Reference Frequency and a Worst Case FoMREF of ?247.9 dB at 3 GHz With a Ring Oscillator

提出了一种带宽增强子采样锁相环（BASS-PLL），通过直接和多重采样抑制带外噪声，利用子采样机制抑制带内噪声，结合过采样和子采样PLL优势，实现低抖动紧凑型架构。该设计在40nm CMOS下功耗6.26mW，带宽增强因子8，面积0.11m2，实测抖动325fs（1-100MHz）和spur优于-62.1dBc（±1.2GHz）。

　　```html

摘要：

本文提出了一种带宽增强的子采样锁相环（BASS-PLL）架构，该架构通过直接采样和多路径采样环形振荡器（RO）的输出来实现带外噪声的抑制，并通过内在的子采样机制实现带内噪声的抑制，从而结合了过采样锁相环（OS-PLL）和子采样锁相环（SS-PLL）的优点，最终实现了一种低抖动、紧凑型的锁相环。采用了一个参考多相生成器来支持