突破带宽-尺寸限制：CMOS兼容硅光调制器实现110 GHz超紧凑调制

《Nature Communications》：Ultracompact and large-bandwidth silicon modulator in a CMOS-compatible foundry

本工作针对数据中心互联中带宽与尺寸难以兼得的挑战，开展了基于光子晶体纳米梁腔（PCNC）的硅基电光调制器研究。通过慢光效应增强光与物质相互作用，在10 μm2的超紧凑尺寸下实现了110 GHz的电光带宽、80 pm/V的调谐效率及5.9 fJ/bit的能效，支持130 Gbps NRZ信号传输。该器件在标准CMOS工艺下实现，为下一代高密度光子集成提供了关键技术突破。

　　

随着云计算和人工智能基础设施的爆炸式增长，全球数据流量正以前所未有的速度攀升。在超大规模数据中心和百亿亿次计算架构中，基于铜线的电互连技术已逐渐暴露出其根本性局限。这一技术瓶颈促使人们积极寻找能够维持太比特级吞吐量且能效优异的光子替代方案。在众多光子集成平台中，硅光子学因其紧凑的尺寸和与成熟互补金属氧化物半导体（CMOS）工艺技术的兼容性而脱颖而出，成为下一代光网络的基石。

硅光子革命的核心在于高性能电光（EO）调制器的开发。传统的马赫-曾德尔干涉仪（MZI）调制器虽然性能稳定，但其相位臂通常需要达到毫米级尺寸以积累足够的相位差，导致器件 footprint（占地面积）过大，难以实现高密度集成和低功耗。例如，2021年报道的一款硅MZI调制器尺寸达0.9 mm × 2.2 mm。为了缩小尺寸，研究人员探索了有机硅混合平台、慢波增强以及与其他材料（如铌酸锂LiNbO₃、钛酸钡BaTiO₃）异质集成等多种策略。另一种主流方案——微环谐振器（MRR）调制器——虽然尺寸更小、能效更高，但其调制速度往往受到载流子寿命的限制，并且其footprint的进一步缩小存在物理上的根本限制。

面对高容量和超紧凑尺寸日益严苛的需求，如何在标准CMOS制造工艺下，同时实现超紧凑footprint和大带宽的硅基调制器，成为一个重大挑战。一维光子晶体纳米梁腔（PCNC）作为一种新兴解决方案，提供了超紧凑的footprint和波长尺度的模式体积。与MZI和MRR中光学分布均匀不同，PCNC具有极高的电磁能量密度和光学集中因子，能显著增强光与物质的相互作用，从而在更小的有源材料体积内实现精确的光场控制。然而，此前基于PCNC的硅调制器带宽和调制速率分别低于40 GHz和70 Gbps，表明其在Q因子、调谐效率和EO带宽之间的相互作用亟需更深入的理论探索。

在这项发表于《Nature Communications》的工作中，钟华、苏翊凯等人通过利用PCNC中的慢光效应，并结合针对大带宽谐振型EO调制器的综合理论框架，成功演示了一款突破性性能的硅调制器。研究人员首先建立了一个普适模型，指出谐振型调制器的整体EO带宽（BW_EO）由光学带宽（BW_O，与腔的Q因子成反比）和电学带宽（BW_E，取决于驱动电路的RC时间常数）共同决定。为了实现大带宽，需要同时优化BW_E和BW_O。通过严谨的优化，他们将Q因子设定为3000，对应的光子寿命为2.5 ps，初步获得的EO带宽约为60 GHz。为了进一步扩展调制带宽，他们采用了光学峰值增强技术，即通过策略性地使工作波长偏离腔的谐振峰来优化带宽。

研究的关键创新在于将慢光效应引入紧凑的PCNC设计中，以显著提高调谐效率。在慢光波导中，累积的相位失谐与群折射率n_g成正比。他们设计的光子晶体纳米梁腔基于220 nm的绝缘体上硅（SOI）平台，包含镜面区和锥形区。通过能带工程设计，在谐振腔内实现了4.2 ≤ n_g≤ 44的群折射率，远高于传统硅肋形波导腔的n_g=3.9。这种设计结合了法布里-珀罗（FP）共振的循环增强和慢光结构的有效相互作用长度增强，最终在0.12 μm³的模式体积内实现了80 pm/V的调谐效率，较先前工作提升了8倍。

该器件在新加坡Advanced Micro Foundry（AMF）的标准CMOS兼容Foundry中流片制备。静态表征显示，该调制器的3-dB带宽为0.53 nm，插入损耗（IL）为2.8 dB，Q因子为2930。在-3 V的反向偏压下，调谐效率达到约80 pm/V。

高速性能表征通过小信号响应（S₂₁）测量进行。结果表明，在载波波长失谐点分别为-1 dB, -2 dB和-3 dB时，测得的3-dB EO带宽分别为59 GHz, 97 GHz和>110 GHz。光学峰值增强效应成功地将带宽从59 GHz扩展至110 GHz以上，滚降仅为1.84 dB。

在数据调制性能评估中，研究人员进行了高速数据生成实验。对于非归零码（NRZ）信号，在50、70、90和110 Gbps速率下均获得了清晰的眼图。误码率（BER）测试显示，在110 Gbps及以下速率时，BER可降至硬判决前向纠错（HD-FEC）阈值（3.8×10^-3）以下；在高达130 Gbps的速率时，BER仍低于软判决前向纠错（SD-FEC）阈值（2×10^-2），同时保持5.9 fJ/bit的低功耗。

主要技术方法

本研究主要采用了以下关键技术方法：利用有限元法（FEM）和三维时域有限差分法（FDTD）进行光子晶体纳米梁腔（PCNC）的能带结构、传输光谱、Q因子和模式体积的数值模拟与优化；在标准CMOS兼容的绝缘体上硅（SOI）平台（由新加坡AMF Foundry提供）进行器件的流片制备，该平台采用三层掩模工艺定义光栅耦合器、平板波导和条形波导，并进行了八次注入以实现高速调制器和锗（Ge）光电探测器；通过小信号响应（S₂₁）测量和高速误码率（BER）测试系统对调制器的电光带宽和数据传输性能进行表征。

Device principle and design

本研究核心目标是实现紧凑且大带宽的硅基调制器。通过设计具有定制光栅单元的一维PCNC，利用慢光效应增强谐振腔内的光与物质相互作用。理论分析揭示了Q因子、动态消光比（ER）和EO带宽之间的权衡关系，并通过设定Q=3000找到了平衡点。慢光效应将相位失谐增强了3.36倍，是实现高调谐效率的关键。器件设计包括镜面区和锥形区，腔内群折射率n_g在4.2至44之间，远高于常规波导。PN结横向集成，电阻和电容分别为150 Ω和5.9 fF，RC限制带宽达180 GHz。

Fabrication and static characterization

器件在AMF的220-nm SOI平台上流片。静态测试显示，在-1 V至-5 V的反向偏压下，谐振波长发生红移。在-3 V偏压下，调谐效率为80 pm/V，对应的V_π·L乘积约为0.38 V·cm，插入损耗为2.8 dB，Q因子为2930。

High-speed operation characterization

小信号响应测量表明，通过光学峰值增强（工作波长失谐），EO带宽可从59 GHz扩展至110 GHz以上。高速数据调制实验成功演示了至130 Gbps的NRZ信号传输，BER满足HD-FEC和SD-FEC阈值要求，功耗为5.9 fJ/bit。实验测得的动态ER低于1 dB，主要归因于EO响应和电信号在偏置tee、射频电缆及高速探头中的衰减。

Discussion

本研究演示的硅调制器在10 μm²的超紧凑footprint下实现了超过110 GHz的EO带宽。与MRR调制器相比，PCNC基调制器具有footprint更小、Q因子控制灵活、模式体积超小、与光波导集成无缝等优势。仅10 μm长的PN结有助于实现高速调制。该器件在标准多项目晶圆（MPW）工艺下制造，凸显了其大规模光子集成的兼容性。与现有先进硅调制器相比，该器件在带宽-footprint积方面达到了领先水平，为下一代光通信、光计算和高带宽密度发射器提供了关键技术。

结论

该研究代表了对当前硅调制器技术边界的一次重要突破。通过利用光子晶体纳米梁腔中的慢光效应和理论设计框架，成功实现了带宽超过110 GHz、尺寸仅10 μm²的高性能硅调制器，并支持130 Gbps的高速数据传输。这一成果克服了带宽与尺寸之间的关键权衡，同时实现了超高能效，为未来数据中心及其他应用中的超紧凑、高速、高能效光互连技术铺平了道路。