用于毫米波三维封装的物理增强型BGA-RDL互连模型

《IEEE Transactions on Microwave Theory and Techniques》：Physics-Enhanced BGA-RDL Interconnects Model for Millimeter-Wave 3-D Packaging

高频互连物理增强等效电路模型研究提出BGAs/RDLs集成结构下的电感量化计算方法，通过宽接地共平面波导（CPW）实现，突破传统模型局限，验证显示92%以上传输特性预测精度，15种物理样本误差低于8%，为3D毫米波封装提供高效仿真工具。

　　

摘要：

本文提出了一种基于物理原理的等效电路模型，用于描述高频互连结构，该结构结合了球栅阵列（BGAs）和重分布层（RDLs），并采用宽接地共面波导（CPW）结构进行制造。与现有的仅能表征基本参数的模型相比，本文的核心创新在于建立了一种能够定量计算和提前预测涡流电感的等效电路模型。此外，还提出了一种改进的方法来精确模拟BGAs互连中的电感。基于该模型，讨论了电感参数随BGAs间距的变化规律以及不同数量接地凸点对电感的影响。实验证明，该模型在0.1至40 GHz频率范围内的传输特性预测准确度超过92%。通过对15个具有不同BGAs和RDL配置的物理样本进行系统验证，发现模型与实测数据的吻合度误差低于8%。这种建模工具通过快速准确地模拟关键互连性能，显著提高了毫米波3D封装和集成系统的设计效率和可靠性。

引言

自20世纪90年代中期以来，集成电路技术的持续发展使得在单个芯片上集成数千万到数十亿个晶体管的复杂系统（SoC）成为可能[1]。为了实现这些复杂电路中的互连，芯片内部采用了多种无源互连结构来传输不同组件或芯片之间的信号。目前，全球主要IC制造厂的制造工艺已经发展到纳米级别。作为半导体行业的领导者，英特尔在2014年率先开发出了14纳米工艺芯片，超越了之前的28纳米和16纳米工艺技术[2]。随后，各大公司不断取得技术突破，相继推出了7纳米和5纳米工艺芯片[3]。2022年，台积电开始大规模生产3纳米工艺芯片[4]。电子元件之间的距离越小，芯片布局就越密集。传统的摩尔定律日益受到物理限制的挑战，过于密集的布线会导致严重的寄生效应，从而影响电路性能。传统的金属导体互连方式已不再适用于现代芯片架构，这推动了从2D平面结构向3D系统的转变[5]。通过引入垂直互连，3D集成互连结构不仅显著节省了芯片空间，还降低了2D互连的复杂性。其中，倒装芯片技术是一种典型的方法，它实现了芯片与底层结构之间的直接连接，从而提高了集成密度、改善了高频性能并降低了成本[1]。在这种3D结构中，包括球栅阵列（BGAs）在内的垂直互连对于实现芯片-on-wafer和芯片-to-chip技术至关重要。这种方法本质上提供了更短的传输路径和更小的分布参数，从而实现了出色的毫米波段性能[5]。此外，这种互连方式还显著提高了空间利用率，简化了生产流程并降低了成本[6]。