面向非易失性存储应用的HZO基铁电晶体管前沿进展综述

《IEEE Electron Devices Reviews》：Review of Recent HZO-Based Ferroelectric Transistors for Non-Volatile Memory Applications

本文针对传统CMOS技术面临的功耗瓶颈和存储器件缩放挑战，系统综述了基于Hf1-xZrxO2(HZO)铁电晶体管的近期突破。研究表明，通过超晶格结构工程(SL-HZO)可调控其形态相界(MPB)特性，在负电容场效应晶体管(NC-FET)中实现亚60 mV/dec的亚阈值摆幅(SS)，并在非易失性存储器(NVM)中展示出2.5 V记忆窗口、107次循环耐久性和10年数据保持能力。该技术为后摩尔时代低功耗计算和高密度存储提供了创新解决方案。

　　

随着人工智能和物联网技术的飞速发展，人们对高性能、高密度数据处理和存储设备的需求日益迫切。然而，传统的互补金属氧化物半导体(CMOS)技术在持续微缩的道路上正面临着严峻挑战。摩尔定律的物理极限日益凸显，严重的短沟道效应、不断增加的泄漏电流以及持续上升的功率密度，共同制约着传统金属氧化物半导体场效应晶体管(MOSFET)的进一步发展。

在逻辑运算领域，传统MOSFET受到热力学原理的根本限制，特别是在室温下亚阈值摆幅(SS)存在60 mV/dec的理论极限（称为玻尔兹曼暴政）。这一限制构成了通过降低电源电压来减少功耗的根本障碍。当器件尺寸缩小到纳米尺度时，短沟道效应导致泄漏电流急剧增加，使得静态功耗成为高密度集成电路中的关键瓶颈。

在存储器领域，闪存已主导非易失性存储器(NVM)市场超过四十年。然而，其电荷存储/电荷俘获机制在器件尺寸缩小到纳米尺度时面临着严重的可缩放性挑战、退化的数据保持能力以及有限的写/擦除速度。同样，传统的动态随机存取存储器(DRAM)在向先进技术节点缩放时，在寻找合适的高介电常数(高k)介电材料方面也遇到困难。这些材料必须在超薄条件（约5-6 nm）下保持高介电常数、低泄漏电流、可靠的数据保持能力和耐久性，同时还需与CMOS工艺和电极材料兼容。传统存储器架构在能效、访问速度和集成密度之间的权衡，使其越来越难以满足现代计算系统的需求，特别是在边缘计算和存内计算(IMC)等新兴应用中。

铁电场效应晶体管(Fe-FET)将铁电材料集成到栅堆叠结构中，利用铁电材料的自发极化特性来调制半导体沟道中的载流子浓度，从而实现多功能器件应用。在逻辑运算领域，Fe-FET作为负电容场效应晶体管(NC-FET)显示出巨大潜力。当铁电层与常规介电层串联连接时，负电容效应可以放大栅极电压对沟道电势的控制，实现低于60 mV/dec理论极限的SS。这种陡峭的开关特性使得NC-FET能够在更低的电源电压下工作，显著降低动态和静态功耗，从而为扩展摩尔定律和实现超低功耗计算提供了新的技术途径。

对于存储器应用，Fe-FET通过铁电材料的可切换极化状态实现非易易失性数据存储。与传统的闪存相比，Fe-FET具有几个显著优势。首先，其单晶体管架构实现了更高的集成密度和简化的制造工艺。其次，基于铁电极化切换的Fe-FET写/擦除操作表现出超快的切换速度（纳秒量级）和极低的工作功耗，远优于传统闪存。更重要的是，Fe-FET的操作特性支持多级存储和模拟计算，使其成为神经形态计算中突触器件的理想候选者。

Fe-FET技术的成功实施取决于寻找合适的铁电材料。传统的钙钛矿结构铁电材料，如锆钛酸铅(Pb(Zr_1-xTi_x)O₃, PZT)和钛酸钡(BaTiO₃, BTO)，自20世纪50年代以来已被广泛研究。虽然这些材料表现出高剩余极化(Pr)和优异的铁电性能，但当薄膜厚度减小到纳米尺度时，它们会出现极化退化。此外，PZT含有有毒的铅，存在环境和健康危害，与现代绿色制造标准不兼容。钙钛矿材料与硅衬底和常用金属电极的化学兼容性差，经常形成不良的界面反应层，降低器件性能和可靠性。这些因素共同限制了传统铁电材料在先进CMOS技术节点中的应用。

2011年，B?scke等人报道了在10纳米厚的硅掺杂氧化铪(Si:HfO₂)薄膜中发现铁电性的突破性发现，开启了对萤石结构铁电材料的广泛研究。后续研究表明，HfO₂基材料中的铁电性可以通过掺杂各种元素（如Zr、Al、La、Ge）或形成固溶体来稳定。其中，Hf_1-xZr_xO₂(HZO)由于其离子半径（Zr⁴⁺: 0.84 ?, Hf⁴⁺: 0.83 ?）和电子结构高度相似，以及其优异的铁电性能和CMOS工艺兼容性，已成为最有前途的候选材料。

HfO₂通常在环境条件下呈现非铁电的单斜相(m相)。HfO₂中的铁电性源于热力学和动力学因素的协同效应，它们共同决定了铁电正交相(o相)与其他非极性相（如四方相(t相)和m相）的相对比例。近年来，研究人员发现，当铁电o相和反铁电t相以几乎相同的能量共存时，会形成形态相界(MPB)。由于o相和t相之间的能量差极小，系统处于高度不稳定状态，外部电场可以轻易诱导相变和极化切换，从而产生增强的介电响应。

这篇发表在《IEEE Electron Devices Reviews》上的综述文章，系统地回顾了基于HZO的Fe-FET在器件工程和非易失性存储器应用方面的最新研究进展。为了深入探索HZO基Fe-FET的性能极限，研究人员主要运用了几项关键技术：首先是先进的器件结构工程，包括鳍式场效应晶体管(FinFET)、沟槽FinFET、Ω型场效应晶体管(Ω-FET)以及栅极全能场效应晶体管(GAAFET)和纳米片GAAFET(NS-GAAFET)的制备与集成。其次是材料工程，特别是HfO₂/ZrO₂超晶格(SL-HZO)的制备，通过调控层厚和Hf/Zr比例来优化其形态相界(MPB)特性。第三是表征技术，如掠入射X射线衍射(GIXRD)用于分析晶体结构，透射电子显微镜(TEM)和能量色散X射线光谱(EDS)用于观察微观结构和元素分布，以及电学测量用于评估极化-电压(P-V)特性、电流-电压(I-V)特性、耐久性和数据保持能力。此外，还采用了低温工艺技术，如绿色激光结晶(GLC)和微波退火(MWA)，以实现与后端工艺(BEOL)兼容的器件制造。

II. 负电容场效应晶体管

研究人员在多种先进器件架构中成功集成了超薄（3-5 nm）铁电HZO，用于实现负电容效应。Tsai等人系统研究了不同厚度（2、3和5 nm）HZO薄膜的铁电性能，发现5 nm厚的HZO显示出对应于铁电o相的明显衍射峰，2Pr达到20 μC/cm²。将5 nm厚的铁电HZO集成到FinFET架构中后，在相同的栅长(L_G)和沟道宽度(W_CH)下，基于HZO的FinFET与使用HfO₂作为栅介质的器件相比，显示出几乎无滞后的曲线，并且由于负电容效应，SS有效降低到60 mV/dec以下。

将HZO集成到沟槽FinFET架构中进一步提升了性能。与基于HZO的FinFET相比，基于HZO的沟槽FinFET表现出更高的开/关电流比和显著降低的漏致势垒降低(DIBL)值，展示了优异的短沟道效应控制能力。此外，基于HZO的沟槽FinFET实现了低于60 mV/dec的SS（35.4-48.3 mV/dec），这归因于铁电负电容效应和沟槽结构提供的增强栅极控制的共同作用。

研究人员还开发了一种结合4 nm厚铁电HZO与硅锗/硅超晶格(SiGe/Si SL)沟道的Ω-FET架构。通过将SiGe层周期性插入Si沟道，形成了量子阱结构，利用能带工程和应变工程显著提高了载流子迁移率。与基于HfO₂的SiGe/Si SL Ω-FET相比，基于HZO的SiGe/Si SL Ω-FET表现出更优越的性能指标。p型器件实现了62.4 mV/dec的最小SS，而n型器件达到了71.1 mV/dec。

III. SL-HZO的MPB特性

SL-HZO结构是通过周期性堆叠HfO₂和ZrO₂层形成的。研究表明，通过调控超晶格周期和Hf/Zr比例，可以有效地诱导MPB区域，从而最大化介电性能。

Lin等人系统比较了总厚度为6 nm但单层厚度不同（0.3 nm、0.5 nm和1 nm）的SL-HZO与常规固溶体HZO的性能。结果显示，单层厚度为0.3 nm的SL-HZO表现出最佳的介电性能，介电常数超过40。可靠性分析进一步突出了超晶格结构的优势：时间依赖介电击穿(TDDB)测量表明，与常规HZO相比，具有0.3 nm层的SL-HZO表现出更高的击穿强度和更长的击穿时间。

研究人员将3 nm厚的SL-HZO（单层厚度0.3 nm）集成到锗纳米片GAAFET(Ge-NS-GAAFET)架构中。与基于常规HZO的Ge-NS-GAAFET相比，基于SL-HZO的Ge-NS-GAAFET表现出显著改善的性能。SS降低到71.2 mV/dec，驱动电流显著增强了2.53倍。

Yao等人采用组分工程策略，制备了总厚度为5 nm的固溶体(SS)-Hf_0.3Zr_0.7O₂和超晶格SL-Hf_0.3Zr_0.7O₂薄膜。在550℃退火后，SL-Hf_0.3Zr_0.7O₂表现出显著增强的介电常数（k=58.78），比SS-Hf_0.3Zr_0.7O₂有显著改善。P-V结果揭示了更明显的MPB特征曲线。

研究人员成功地将表现出MPB特性的SL-Hf_0.3Zr_0.7O₂集成到硅纳米片GAAFET(Si-NS-GAAFET)架构中。与基于SS-Hf_0.3Zr_0.7O₂的Si-NS-GAAFET相比，基于SL-Hf_0.3Zr_0.7O₂的Si-NS-GAAFET表现出更优越的电学性能。该器件实现了68.3 mV/dec的最小SS，并表现出无滞后特性。此外，I_D-V_D特性表明，使用SL-Hf_0.3Zr_0.7O₂作为栅介质有效增强了10%的驱动电流。

IV. 非易失性存储器的应用

A. FE-FET存储器的工作原理

Fe-FET代表了一种新兴的非易失性存储器技术。其工作原理基于铁电材料的极化切换特性，该特性调制沟道电导率。在Fe-FET结构中，铁电层取代了MOSFET的传统栅介质层。信息通过铁电材料在施加电场下的可逆极化状态来存储。

当施加正编程电压时，铁电层内的偶极子朝向沟道排列，形成正极化状态。该极化产生的退极化场在半导体表面诱导出负电荷，增强了n型沟道中的电子积累。这导致低V_T状态。相反，施加负擦除电压会反转偶极子排列，产生负极化状态，从而导致高V_T状态。这两种稳定的极化状态在外部电场移除后仍然存在，实现了非易失性数据存储。

这两种稳定的极化状态对应于逻辑“1”和“0”，V_T的差异定义了存储窗口(MW)。更大的MW不仅提高了读取裕量，还有效降低了错误率。此外，通过控制编程/擦除脉冲的幅度和持续时间，可以实现中间极化状态，从而在单个器件中实现多比特信息存储。

B. SI FINFET存储器

较厚的HZO沉积（10-12 nm）由于铁电o相的比例更高，更适合铁电存储器应用。

研究人员开发了一种鳍宽为60 nm、栅长为100 nm的基于HZO的Fe-FinFET。该器件在±5 V、100 ns脉冲操作下实现了1.5 V的MW。耐久性测试表明，即使经过10⁵次编程/擦除循环，MW仍保持在1.09 V。数据保持测试显示，在10⁴秒后没有显著退化，证明了HZO材料与现有FinFET制造工艺的高度兼容性。

研究人员进一步将Fe-FinFET的鳍宽缩小到40 nm，实现了多级单元操作。通过调整写脉冲的幅度和持续时间，该器件在编程和擦除状态之间显示出清晰分离的中间状态。每个存储状态都表现出超过10⁵次循环的耐久性，并在10⁴秒的保持测试中保持稳定性能。

此外，Wei等人成功地将12 nm的SL-HZO集成到FinFET中，显著增强了器件性能。与常规HZO相比，SL-HZO结构有效增加了o相的比例，从而增强了铁电极化强度。该器件在±4.5 V操作下实现了2.44 V的MW，降低了工作电压。它还展示了100 ns的高速操作和高达10⁴次循环的耐久性。更重要的是，即使在100°C下运行10年，MW仍保持在0.36 V。

C. SIGE/SI超晶格FINFET存储器

研究人员开发了带有HZO的SiGe/Si SL FinFET。电学表征表明，SiGe/Si SL FinFET在±5 V、100 ns脉冲操作下实现了1.53 V的MW，显著高于传统Si沟道FinFET实现的1.17 V。这种性能改进归因于SiGe/Si SL沟道的高迁移率，它在相同极化状态下产生更大的电流变化，从而扩大了MW。可靠性测试表明，SiGe/Si SL FinFET在10⁵次循环和10⁴秒保持测试后保持了1.51 V的稳定MW。此外，通过控制编程脉冲，SiGe/Si SL FinFET实现了四个不同的存储状态。