亚100纳米体硅平面SRAM FPGA中质子与中子诱发单粒子翻转截面的等效性实验验证

《IEEE Transactions on Nuclear Science》：Experimental Confirmation of Equivalence of Proton- and Neutron-induced Energy-dependent SEU Cross Sections for Sub-100-nm Bulk Planar SRAM-based FPGAs

本刊推荐：为解决亚100纳米体硅平面SRAM器件单粒子翻转（SEU）率评估中质子与中子截面数据能否互换的争议，研究人员开展了10-220 MeV能区质子诱发SEU截面的精确测量，并与飞行时间法测得的中子截面进行对比。结果表明，在20 MeV以上能区两者等效（差异<15.8%），证实了JESD89B标准中截面互换的可行性，为先进工艺器件辐射可靠性评估提供了关键实验依据。

　　

在信息技术飞速发展的今天，电子设备已渗透至人类生活的各个角落，从日常使用的智能手机到探索宇宙的航天器，都离不开高性能的微电子芯片。然而，在自然环境中存在着看不见的威胁——辐射粒子。当这些高能粒子击中芯片中的记忆单元时，可能导致存储的信息发生错误翻转，这种现象被称为单粒子翻转（Single Event Upset, SEU）。对于执行关键任务的系统，例如航空电子设备、医疗设备或卫星控制系统，一次SEU就可能引发灾难性后果。随着半导体工艺尺寸不断缩小至亚100纳米级别，芯片的集成度更高、工作电压更低，这使得它们对SEU的敏感性显著增加，辐射效应已成为制约先进器件可靠应用的核心挑战之一。

在陆地环境中，导致SEU的主要元凶是宇宙射线与大气相互作用产生的中子；而在太空环境中，质子、重离子以及中子都是重要的辐射源。为了在设计阶段准确评估器件在真实辐射环境下的失效率，工程师需要知道器件对不同能量、不同种类粒子的响应特性，即能量相关的SEU截面。国际标准JESD89B指出，在较高能量下（通常认为高于50 MeV），质子与中子引发的SEU截面是近似等效的，可以相互替代用于SEU率计算。这一结论主要基于理论模拟研究，它认为在高能区，质子与中子与硅原子核发生非弹性散射的反应截面相似。然而，早期对技术节点大于100纳米的SRAM器件的实验测量却显示出不一致的结果，例如在46 MeV时，质子截面曾被报道可达中子截面的两倍。这种差异可能源于测量方法的不确定性（如准单能中子束流中“尾流”中子的干扰修正）、器件结构差异导致的次级离子产生过程不同，或质子入射后在芯片材料内的能量损失等因素。因此，对于更先进、更敏感的亚100纳米体硅平面SRAM器件，质子与中子SEU截面在宽能区内是否真正等效，成为一个亟待通过精确实证的关键科学问题。此前的研究或因使用白光中子源无法获得能量分辨数据，或因单能中子测量能区狭窄，一直缺乏在宽能区（特别是10-800 MeV）内对两者进行直接、详细的对比。

为了回答这一关键问题，由日本NTT公司空间环境与能源实验室和北海道大学的研究人员Ryu Kiuchi、Yuji Sunada、Yoshiharu Hiroshima等组成的联合团队，在《IEEE Transactions on Nuclear Science》上发表了他们的最新研究成果。他们系统地测量了四种基于亚100纳米体硅平面工艺的SRAM型FPGA（现场可编程门阵列）在10至220 MeV能区的质子诱发SEU截面，并将其与之前利用飞行时间法在洛斯阿拉莫斯中子科学中心直接测量的1-800 MeV能区的高分辨率中子诱发SEU截面进行了精确比较。

本研究的关键技术方法主要包括：利用日本高崎量子科学技术研究开发机构的AVF回旋加速器和北海道大学质子束治疗中心的同步加速器产生单能质子束；通过测量入射质子注量率和样品中发生的SEU数量，依据公式σ_p(E) = N(E) / (ψ_p(E) · n_bit)计算质子SEU截面；使用粒子与重离子输运代码系统模拟质子穿过芯片封装材料（如硅芯片、模塑树脂盖）时的能量衰减，以校正作用于敏感体积的实际质子能量；采用威布尔函数对截面数据进行拟合，以定量比较饱和截面等参数。

研究结果部分通过系统的实验数据和对比分析，揭示了质子与中子诱发SEU截面的内在关系。

截面测量准确性验证

研究首先通过对比在三个不同设施（TIARA, HU PBTC, KVI）测量的40纳米和65纳米SRAM的质子诱导SEU截面，验证了本实验数据的可靠性。结果显示，不同设施获得的数据在误差范围内高度一致，表明测量方法和结果是准确可靠的。

质子与中子诱发SEU截面的比较

核心发现集中在四种FPGA（28纳米HP, 28纳米LP, 40纳米, 55纳米）的截面对比上。经过对芯片材料屏蔽效应的能量校正后，研究发现，对于所有被测样品，在入射粒子能量高于20 MeV的能区，质子诱导的SEU截面与中子诱导的SEU截面表现出高度的一致性。威布尔函数拟合得到的饱和截面σ_sat非常接近，最大差异仅为15.8%（见于FPGA 55纳米），这一差异在实验误差范围之内。

这种一致性可以从核反应机理上得到解释：在高能区域，质子和中子与半导体材料发生非弹性散射的反应截面相似，这是导致SEU的主要机制。本研究通过直接测量避免了传统准单能中子测量中尾流中子修正引入的不确定性，从而清晰地揭示了这种等效性。研究还指出，这种等效性适用于临界电荷小于约1 fC（根据技术节点尺寸趋势间接估计）的器件，并且对于模塑树脂盖厚度小于0.5毫米或硅芯片厚度小于0.8毫米的封装形式有效。

在低于10 MeV的低能区，情况则有所不同。对于采用倒装焊封装、硅芯片厚度达0.8毫米的FPGA 28纳米HP和FPGA 40纳米，10 MeV的质子在到达敏感体积前能量已衰减至0，因此观测到的SEU截面远低于中子截面（降低超过95%），这主要归因于质子的屏蔽效应。而对于采用键合封装、模塑树脂盖较薄（约0.5毫米）的FPGA 28纳米LP和FPGA 55纳米，校正后实际作用于敏感体积的质子能量约为5.4 MeV，其SEU截面与中子截面较为接近。这表明在芯片材料足够薄、质子能量衰减不明显的情况下，对于临界电荷很小的器件，弹性散射的贡献可能在低能区使质子与中子截面趋于一致，但这仍需进一步研究确认。

能量衰减模拟分析

为了量化芯片材料对质子能量的屏蔽效应，研究利用PHITS代码进行了模拟计算。模拟几何结构考虑了倒装焊封装的硅芯片和键合封装的模塑树脂盖。

模拟结果清晰地展示了质子能量随穿透深度的衰减情况。例如，20 MeV质子穿过0.8毫米硅芯片后，能量降至约15.8 MeV；而10 MeV质子则无法穿透同样厚度的硅芯片。能量损失随着入射质子能量的增加而减小，对于220 MeV的高能质子，能量损失可以忽略不计。这些计算结果为准确校正作用于敏感体积的实际质子能量提供了关键依据。

本研究通过精密的实验设计和直接对比，明确证实了对于亚100纳米体硅平面SRAM器件，在入射粒子能量高于20 MeV时，质子与中子诱发的SEU截面是等效的，可以相互替代用于SEU率评估。这一结论支持了国际标准JESD89B的相关建议，并为先进工艺器件的辐射硬度保证提供了坚实的实验基础。研究强调了在低能区（<20 MeV）进行评估时，必须考虑质子能量在芯片材料中的衰减效应。对于能量低至几个MeV的情况，还需关注直接电离可能导致的SEU率增强。

该研究的成功得益于高精度的截面测量技术（特别是飞行时间法测量中子截面）和对芯片屏蔽效应的细致模拟校正。未来，研究人员计划将此类比对研究扩展到更小技术节点（如28纳米以下）以及采用绝缘体上硅和鳍式场效应晶体管等新结构器件上，持续为微电子器件的辐射可靠性设计提供关键数据支撑。