利用等离子体增强化学气相沉积技术在纳米尺度结构上生长氮化硅薄膜的分子动力学研究

《Vacuum》：Molecular dynamics study of silicon nitride thin film growth on nanoscale structures by plasma enhanced chemical vapor deposition

SiN_x薄膜在纳米级硅凹槽基底上的沉积性能研究通过实验和分子动力学模拟，发现温度升高显著增加薄膜密度（2.43→2.71 g/cm3），而气体动能影响较小，沉积率随温度升高而提高，凹槽宽度与深度比达8:1时沉积一致性最佳。

　　

Jie Yu|Hua Shao|Junjie Li|Zemeng Feng|Longrui Xia|Rui Ge|Guobin Bai|Xiaobin He|Dianming Sun|Zhiqiang Li|Rui Chen|Yayi Wei

中国科学院微电子研究所集成电路制造技术国家重点实验室，北京，100029，中国

摘要

随着集成电路技术节点的不断进步，在具有更高集成密度和较大纵横比的三维结构中沉积SiN_x薄膜面临着一致性和可调薄膜性能的挑战。本文研究了入射能量和基底温度对等离子体增强化学气相沉积（PECVD）过程中SiN_x薄膜微观结构和表面形貌的影响，这些实验是在不同纵横比的纳米级硅基底上进行的。我们通过实验和分子动力学模拟来研究SiN_x薄膜的沉积性能。结果表明，随着温度和能量的增加，SiN_x薄膜的微观结构会变得更加无序。当温度从353 K升高到673 K时，SiN_x薄膜的密度从2.43 g/cm³增加到2.71 g/cm³；然而，动能的增加并没有导致薄膜密度的显著变化。我们还观察到，基底温度的影响较小，而气体动能显著提高了沉积速率。最后，我们通过计算台阶覆盖率来表征纳米级结构上的沉积一致性。随着开口宽度的增大、温度的升高以及气体动能的提高，薄膜的一致性得到了改善。这些结果可能有助于开发高效的工艺优化和薄膜性能调节方法，以适应先进的制造需求。

引言

由于其优异的介电性能、化学稳定性和出色的机械强度，氮化硅（SiN_x）薄膜通常用作集成电路（IC）制造过程中的电介质和掩模材料[[1], [2], [3], [4]]。例如，SiN_x已被用作全环绕栅极晶体管中的超一致、低k值电介质内间隔层。此外，SiN_x还用作存储架构中栅极堆栈中的电荷捕获层。近年来，随着IC技术节点的不断进步，逻辑和存储器件结构逐渐向具有更高集成密度和较大纵横比（AR）的三维设计发展。SiN_x薄膜的沉积面临着纳米级均匀性、极端一致性和可调薄膜性能（如应力和薄膜密度）的挑战。

SiN_x薄膜的性能在很大程度上取决于沉积技术，主流的制造方法包括化学气相沉积（CVD）和原子层沉积（ALD）。在CVD中，这些方法包括低压CVD（LPCVD）和等离子体增强CVD（PECVD）[5]。由于PECVD具有低温沉积和高沉积速率的特点，因此被广泛应用于先进的工业制造中。许多研究通过实验设计来探讨工艺条件对薄膜性能的影响。然而，现有的薄膜沉积实验技术不足以分析沉积剖面的演变和生长过程。技术计算机辅助设计（TCAD）工艺模拟常用于协助工艺开发和器件性能模拟。随着器件结构从平面逐渐发展到三维，以及关键尺寸的缩小，工艺在纳米尺度上遇到了物理限制。传统的TCAD方法已无法模拟向先进技术节点发展的制造过程，也无法在原子尺度上理解其背后的物理和化学机制。

为了解决这些挑战，蒙特卡洛（MC）和分子动力学（MD）方法越来越多地被应用于纳米级基底上的SiN_x沉积。MC方法主要有助于模拟离子传输和统计沉积过程，提供了关于表面形貌演变和缺陷形成的见解[6]。MD方法提供了一种强大的原子级方法，可以研究材料的物理和化学机制，直接观察Si-N键长、薄膜密度、沉积速率和沉积薄膜的形态特征。在PECVD的MD模拟中，研究人员通常直接引入由电场加速的等离子体，其特征是前体的部分解离和电离[7]，以及垂直于基底的方向性运动和高初始动能[8]。

利用MD方法，研究人员对SiN_x薄膜的沉积进行了一系列研究。X. Guo等人[9]使用Lennard-Jones（L-J）势来模拟基底温度和原子动能对SiN_x薄膜形成的影响。J. Houska等人[10]利用F. de Brito Mota等人[11]开发的Tersoff势来研究离子能量和气体组成对等离子体增强化学气相沉积（PECVD）SiN_x薄膜沉积特性和材料性能的影响。X. Yang等人[7]应用S. R. Billeter等人[12]开发的Tersoff势来研究基底温度对PECVD SiN_x薄膜的粗糙度、密度和沉积速率的影响，并进一步模拟了薄膜在单轴拉伸下的行为[13]。然而，大多数研究集中在平面基底上的SiN_x薄膜沉积，而关于纳米级基底上的沉积报道较少。在纳米级非平面几何结构的情况下，沉积面临一致性差、密度低和屏障性能受限等挑战[14]。为了解决这些挑战，本文通过PECVD工艺在具有不同纵横比的纳米级硅沟槽基底上进行了MD模拟和实验研究。文中深沟槽的开口宽度从50 nm到150 nm不等，最窄沟槽的纵横比为8，宽度为50 nm，深度为400 nm。

本文分为四个部分。第2部分详细描述了实验和模拟方法。第3部分介绍了微观结构、薄膜密度、沉积速率和台阶覆盖率的特性，并通过密度和台阶覆盖率等统计结果分析了基底温度、入射能量和纳米级基底对SiN_x薄膜性能的影响。最后提出了主要结论。原子级模拟有助于更好地理解工艺参数背后的物理和化学机制，并展示了预测先进技术节点实际PECVD工艺中薄膜沉积性能的潜力。

实验

为了研究不同纵横比的纳米级沟槽上PECVD SiN_x薄膜的生长行为，进行了一系列实验。主要工艺流程如图1所示。

步骤（a）-（c）：在8英寸Si(100)晶圆上生长了80 nm厚的SiO₂层，然后在SiO₂上通过PECVD生长了50 nm厚的α-Si层。SiO₂/α-Si堆栈被设计为后续蚀刻的硬掩模。

步骤（d）：使用不同间距为150、125、100的线状光刻胶对晶圆进行图案化。

微观结构

径向分布函数（RDF）分析是探索非晶材料在分子长度尺度上微观结构的有效方法[22]。它描述了围绕中心参考原子的粒子平均分布，并提供了系统局部堆积和粒子密度的统计描述。数学上，RDF定义为在距离$r$处的平均局部数密度与体密度$\rho$的比率，如方程（7）所示：g(r)=<ρ(r)>ρ