编辑推荐：
本文介绍了一种忆阻器矩阵方程求解器，通过在模拟域内直接进行数学迭代，能大幅加速矩阵方程求解。该方法结合数字精修（AIDR）可实现软件等效精度（误差 10?12），相比传统数字处理单元，求解速度提升 128 倍，能耗降低 160 倍，为科学计算提供新方向。
研究背景
现代科学与工程模拟常需求解偏微分方程（PDEs），经数学离散化后转化为矩阵方程。主流数字计算机在求解复杂高维矩阵方程时，受数字求解方法高多项式时间复杂度和冯?诺依曼瓶颈限制，面临挑战。忆阻器内存模拟计算虽有潜力，但在求解矩阵方程时，需平衡能效、时间复杂度和求解精度，现有方法如忆阻器混合迭代法和模拟矩阵求逆技术均存在不足。
全模拟迭代的实验实现
研究人员将数学迭代公式应用于全模拟域求解矩阵方程Ax=b。以雅可比方法为例，通过找到矩阵B和向量f构建收敛的近似解序列。设计的电路在模拟域内用单步操作加速迭代，降低时间复杂度。硬件由忆阻器核心和外围模拟电路组成，引入模拟移位加法（aSAA）操作，用两个忆阻器阵列映射有符号矩阵值。使用定制的忆阻器硬件平台进行实验，该平台包含多个特性良好的忆阻器阵列。实验结果显示，求解 4×4 矩阵方程时，模拟迭代约 30 μs 收敛，平均残差解误差约 1.2×10?3。改变输入电压向量f验证了模拟迭代在大输入电压条件下的有效性，还扩展到计算矩阵求逆，验证了其近似求解能力。同时，满足数值收敛条件对模拟域反馈电路稳定运行至关重要，矩阵条件数会影响模拟迭代的解精度。
AIDR 求解器的框架与实验验证
为满足实际应用对解精度的要求（解误差小于 10?7），引入 AIDR 求解器，采用理查森精修算法。在求解过程中，通过数字处理器计算残差r，并在模拟迭代中求解Ad=r得到误差校正项d，迭代直至残差范数小于预设容差 tol。为克服模拟迭代电压分辨率对精度的限制，引入缩放方法调整向量f。实验结果表明，使用缩放方法后，解误差在 10 次数字精修内收敛到 10?12以下。求解逆矩阵时，每个输入列的残差误差在 8 次精修循环内收敛到 10?12以下，验证了 AIDR 求解器的高精度。
用模拟 AIDR 求解器求解扩散方程
以一维扩散方程为基准评估 AIDR 系统性能。该方程在半导体物理中常见，经隐式有限差分网格转化为矩阵方程后，用 AIDR 求解器求解。为提升大规模稀疏问题模拟迭代性能，采用矩阵切片处理方法。模拟结果显示，128 点 1D 网格的模拟迭代约 1 μs 收敛，且在不同网格点密度下速度一致，评估出模拟迭代概念的时间复杂度约为 O (1)，远低于传统数字计算的 O (N3)。经 AIDR 架构精修后得到高精度解，不同时间点的残差范数在 12 次循环内达到预设 tol。系统评估 AIDR 系统时间复杂度为 O (Nb)（b约为 0.38），相比数字计算机有显著加速。与最先进的 CPU 相比，全模拟迭代在解延迟和能耗上有大幅降低，AIDR 求解器在处理速度和能耗上也有明显优势。
用模拟 AIDR 求解器对 P-N 结中载流子平衡建模
在更复杂的实际任务中，如模拟平衡硅 P-N 结的电位分布，对应迭代矩阵B的谱半径ρ(B)可能接近 1，影响处理速度和能耗。通过求解泊松方程，用 AIDR 系统处理该任务。模拟结果显示，64 点 1D 网格的模拟迭代延迟约 34 μs，经 300 步数字精修后解误差低于预设 tol。在此测试台中，随着问题规模增加，AIDR 收敛速度指数下降，但最终能准确建立内置电场，模拟结果与分析结果相符。与数字雅可比迭代相比，全模拟迭代在提供近似解时速度大幅提升、能耗显著降低，AIDR 求解器在高精度解时也有明显优势，展示了其在处理先进技术计算机辅助设计任务中的潜力。
讨论
将 AIDR 求解器与混合内存迭代求解器和模拟逆求解器对比，结果表明 AIDR 求解器在处理速度和能耗上更具优势。研究还指出，虽本研究使用二进制电导状态提升计算精度，但模拟电导状态有望实现更高计算效率，未来可将其与电路拓扑结合，开发更高效精确的模拟计算硬件。本研究提出并验证的忆阻器全模拟迭代概念，在处理速度、能效和可扩展性上表现出色，为科学计算提供了高效节能的平台，拓展了忆阻器技术应用领域，为未来科学计算和工程研究加速发展奠定基础。
