低温外延单片三维集成实现低功耗环绕栅极逻辑器件

为突破二维半导体全环绕栅极(GAA)异质结构规模化集成的瓶颈，研究人员通过低温单片三维集成技术，成功实现了晶圆级多层堆叠单晶二维GAA架构。该研究利用高迁移率二维半导体Bi2O2Se与高κ天然氧化物介质Bi2SeO5的外延集成，获得原子级平滑界面，使30 nm栅长器件.5 V超低工作电压下实现1 mA μm?1导通电流、1.9 ps本征延迟及1.84×10?27 Js μm?1能效指标，为后硅时代三维集成电路发展提供新范式。

　　在半导体器件微型化的终极竞赛中，二维(2D)材料与全环绕栅极(GAA)架构的联姻正掀起一场静默革命。研究者们巧妙利用低温单片三维(3D)集成技术，将高迁移率二维半导体Bi₂O₂Se与高κ天然氧化物介质Bi₂SeO₅进行外延集成，犹如为电子搭建原子级光滑的"量子滑梯"。这种精妙设计使得电子迁移率飙升至280 cm² V^?1 s^?1，同时获得近乎理想的62 mV dec^?1亚阈值摆幅。当栅长缩至30 nm时，这些纳米尺度的"赛道"展现出惊人性能：仅需0.5 V的"微动力"就能驱动超过1 mA μm¹的"电流洪流"，1.9 ps的本征延迟堪比神经突触的响应速度，而1.84×10^?27 Js μm^?1的能效指标更是重新定义了后摩尔时代集成电路的能耗基准。这项突破不仅解开了二维GAA异质结构规模化集成的戈尔迪之结，更在半导体工业的蓝图上勾勒出超越硅基限制的三维集成路线。