Bi2O2Se薄膜中极性调制的突破：低温掺杂实现二维p-n同质结的高性能电子与光电器件

二维半导体Bi2O2Se（BOSe）因其高电子迁移率和天然高k介电层成为后硅时代电子器件的理想候选材料，但p型晶体管制备始终是技术瓶颈。台湾阳明交通大学研究团队通过脉冲激光沉积技术，在600K低温下实现Zn2+选择性掺杂，成功构建出垂直p-n同质结（光响应开关比达106）和平面p型晶体管。该工作发表于《Nature Communications》，为下一代低功耗电子器件和单片三维集成提供了创新解决方案。

　　

在半导体技术逼近物理极限的今天，二维材料被誉为延续摩尔定律的希望之星。其中，Bi₂O₂Se（BOSe）凭借高达20,000 cm²/V·s的电子迁移率和自形成的高k介电层Bi₂SeO₅（BSO），成为后硅时代最具潜力的候选材料。然而，与成熟的n型器件相比，p型BOSe晶体管的缺失严重制约了其在互补金属氧化物半导体（CMOS）电路中的应用。传统高温掺杂工艺易破坏材料晶体结构，且难以与后端制程（BEOL）兼容，这成为制约二维半导体产业化的关键瓶颈。

台湾阳明交通大学Ying-Hao Chu团队在《Nature Communications》发表的研究中，创新性地开发出低温（~600K）脉冲激光掺杂技术。通过Zn²⁺取代Bi³⁺位点的选择性掺杂，首次实现了BOSe薄膜的p型调制，并构建出性能优异的同质结器件。研究采用脉冲激光沉积（PLD）制备BOSe/BSO/Nb:STO异质结构，结合同步辐射X射线衍射（XRD）和高角度环形暗场扫描透射电镜（HAADF-STEM）确认晶体质量，利用开尔文探针力显微镜（KPFM）和扫描隧道谱（STS）表征电子结构，最终实现平面和垂直结构的器件集成。

结果与讨论

掺杂特性表征

通过248nm KrF准分子激光（能量密度1J/cm²）将Zn²⁺掺入BOSe晶格，X射线光电子能谱（XPS）显示价带顶向费米能级移动0.35eV，证实p型特征。HAADF-STEM与能量色散谱（EDS）证实Zn均匀替代Bi位点，掺杂深度约10nm，且保持原子级锐利界面。理论计算表明Zn掺杂形成能较低，验证了掺杂稳定性。

器件结构表征

BOSe/BSO/Nb:STO异质结构显示出外延生长特征，XRD摇摆曲线显示BSO(002)和BOSe(004)峰的半高宽分别为0.05°和0.13°。倒易空间映射（RSM）揭示BOSe存在0.6%的面外张应变，而BSO应变达2.2%，证实薄膜与衬底间的晶格匹配。

平面集成与电子势研究

通过数字光处理（DLP）掩模和脉冲激光掺杂定义p型区域，构建的平面p-n同质结呈现典型整流特性，击穿电压达3.8V。KPFM测量显示p-n界面存在0.35eV电势差，STS进一步证实掺杂使费米能级向价带移动0.22eV。

CMOS逻辑器件制备

基于8nm厚BOSe的n-FET展现4×10⁵开关比和68mV/dec亚阈值摆幅，p-FET则实现5×10³开关比和34cm²/V·s空穴迁移率。通过调节激光脉冲次数（对应Zn_0.02Bi_0.98）₂O₂Se组分），最优p-FET空穴迁移率达83cm²/V·s。构建的CMOS逆变器在0-1V工作电压下展现完整逻辑功能。

垂直结光电响应

10nm p型/10nm n型垂直同质结在532nm光照下获得10⁶开关比，零偏压探测率达1.1×10¹³ Jones（对应响应度0.11A/W）。100次循环测试证实器件稳定性，性能优于多数纳米材料光探测器。

结论与展望

该研究突破了二维BOSe的p型掺杂难题，开发出与BEOL工艺兼容的低温掺杂技术。通过精确控制Zn²⁺掺杂浓度，实现了载流子极性、迁移率和阈值电压的可编程调制。平面和垂直结构的成功集成，不仅为CMOS逻辑电路提供新方案，其超高光电探测性能更拓展了BOSe在光电子领域的应用边界。这项工作为二维半导体从实验室走向产业化提供了关键技术路径，对推动后摩尔时代电子器件发展具有里程碑意义。