编辑推荐：
为推进硅集成电路技术发展，研究人员探索新型存储和逻辑器件，开展自旋逻辑器件研究。研究发现可引入电流方向作为新变量实现复杂逻辑功能，用 2 个器件构建全加器。这提高计算能力，降低功耗和延迟，推动芯片技术发展。
在科技飞速发展的当下，硅集成电路技术作为现代电子设备的核心支撑，正面临着前所未有的挑战。随着电子产品不断向小型化、高性能化迈进，传统以电荷为基础的存储和逻辑器件逐渐暴露出其局限性，如高功耗、集成度难以提升等问题，这就像在前进道路上竖起了一道道高墙，阻碍着硅集成电路技术的进一步发展。为了突破这些困境，科研人员将目光投向了具有新物理状态变量的器件，自旋逻辑器件应运而生。它在电子电荷的基础上，增加了电子自旋这一自由度，凭借低功耗、内置存储和高可扩展性等优势，成为了下一代逻辑器件的有力候选者。然而，此前已提出的自旋逻辑器件在实现复杂逻辑功能时，或多或少都存在一些问题，比如基于磁畴壁运动的器件，其手性的读出依赖复杂的成像技术，且难以集成到硅芯片中；基于自旋轨道矩（SOT）诱导磁化切换的器件，虽然有一定优势，但实现复杂逻辑功能仍需多个器件协同工作。在这样的背景下，一项发表于《Nature Communications》的研究，为自旋逻辑器件的发展带来了新的曙光。
新加坡国立大学等研究机构的研究人员开展了一项关于自旋逻辑器件的研究。他们在自旋逻辑操作中引入了一个全新的变量 —— 样品上的电流方向，并将其视为向量。通过对各种不同方向输入电流的研究，发现向量和的方向（向量加法器）能够决定输出结果，进而实现复杂的逻辑功能。这一发现意义重大，研究人员不仅在单个器件中实现了包括与（AND）、或（OR）、与非（NAND）、或非（NOR）甚至复杂的蕴含（IMPLY）在内的基本布尔逻辑门，还仅用 2 个器件就构建出了全加器。这种基于电流向量加法器的自旋逻辑器件，在实现复杂逻辑功能时比其他自旋逻辑器件更为简单，大大提高了有效计算能力，能够在实际芯片中实现高面积效率、低功耗和低延迟，为硅集成电路技术的发展开辟了新的道路。
在研究过程中，研究人员主要运用了以下关键技术方法：首先是薄膜制备技术，通过直流磁控溅射法在特定温度和压力条件下，在SrTiO3(111) 衬底上依次沉积 10nm 的LI1CuPt 薄膜和 4nm 的 CoPt 薄膜；其次是器件加工技术，利用紫外无掩模光刻和离子束蚀刻技术将薄膜图案化为具有 3μm 直径 CoPt 柱的逻辑器件，并通过热蒸发沉积 Ti (5nm)/Cu (200nm) 电极；最后是电学测量和磁光克尔显微镜（MOKE）测量技术，分别用于驱动磁化切换和逻辑操作，以及检测 CoPt 柱的磁化状态 。
下面来具体看看研究结果：
- 电流向量加法器实现可重构逻辑门：研究人员在具有三重晶体旋转对称性的L11CoPt (111)/CuPt (111) 双层结构中展示了电流向量加法器的概念。通过高分辨率扫描透射电子显微镜（HR - STEM）和 X 射线衍射（XRD）的 phi 扫描，证实了 CuPt 晶体的三重对称性。制备了具有 4 个沿不同晶轴电流通道的器件，利用反常霍尔信号（RAHE）读取逻辑位的磁化状态。实验表明，输出电流向量方向遵循输入向量的和，通过改变输入电流方向和配置电流极性，在单个器件中实现了不同的布尔逻辑门操作，如 AND、OR、NAND、NOR 和 IMPLY 等逻辑门，并通过 S - MOKE 和霍尔电压实验进行了验证。
- 电流向量加法器实现全加器：传统全加器的实现依赖于一系列布尔逻辑门的级联，而本研究中，基于所提出的自旋逻辑器件，仅用两个器件就构建了全加器。其中一个器件执行 3 输入多数逻辑门实现进位操作（进位单元），另一个器件执行 3 输入异或（XOR）门实现求和操作（求和单元）。研究人员详细阐述了进位单元和求和单元的工作原理，并通过 S - MOKE 图像和霍尔电压对求和功能进行了实验验证，成功实现了全加器。
在研究结论和讨论部分，研究人员通过模拟对器件的延迟、功耗和面积效率进行了定量分析。与基于磁性隧道结（MTJ）和基于 SOT 的全加器相比，该研究中的器件在实现全加器功能时，仅需 0.92% 的面积、0.059% 的功耗和 0.99% 的时间消耗，展现出了巨大的性能优势。尽管在实际应用中，如人工智能和科学计算等领域，全加器的级联设计会增加额外的功耗和面积开销，但该器件在处理求和与进位时的固有优势，使其设计比传统互补金属氧化物半导体（CMOS）更为紧凑。此外，这种自旋逻辑不仅适用于特定的CuPt/CoPt异质结构，还可能适用于各种 SOT 材料和器件，包括具有非晶 / 多晶材料和单晶的器件。这一研究成果为自旋逻辑器件的发展提供了新的思路和方向，有望推动未来集成电路技术向更高性能、更低功耗的方向发展。
