低温离散进料热原子层沉积法制备高密度低杂质氧化铍薄膜及其电学性能优化

为解决低温热原子层沉积(ThALD)制备氧化铍(BeO)薄膜时存在的密度低、碳杂质高的问题，研究人员采用离散进料法(DFM)开发了DF-ThALD技术。该研究在150°C下成功制备出密度达2.95 g/cm3的BeO薄膜，漏电流密度降低5个数量级至3.7×10?6 A/cm2（-1 MV/cm），显著提升了薄膜电学性能。这项突破为半导体器件低温集成提供了新方案。

　　

随着半导体器件尺寸的不断缩小，传统SiO₂介质已无法满足需求，而具有宽禁带(10.6 eV)和高热导率(370 W/m·K)的氧化铍(BeO)成为理想替代材料。然而，现有热原子层沉积(ThALD)技术需在≥250°C高温下进行，低温沉积会导致薄膜密度低、碳杂质高，严重影响器件性能。更棘手的是，等离子体增强原子层沉积(PEALD)虽能实现低温沉积，却存在等离子损伤和深槽覆盖不均的问题。

为突破这一技术瓶颈，国外研究人员在《Applied Surface Science Advances》发表研究，创新性地将离散进料法(DFM)引入ThALD工艺，开发出DF-ThALD技术。研究团队通过优化脉冲-吹扫序列，在150-300°C温度范围内系统比较了传统ThALD与DF-ThALD的薄膜性能差异。

关键技术包括：1）采用X射线反射仪(XRR)测定薄膜密度；2）X射线光电子能谱(XPS)分析元素组成和化学态；3）椭圆偏振仪测量厚度和折射率；4）制备金属-氧化物-半导体(MOS)电容器进行电学测试。

Results and discussion部分研究发现：

1. 工艺优化：双分割脉冲（2.5 s脉冲+15 s吹扫）×2的DF-ThALD方案在150°C下实现最佳沉积，过多分割会因反应时间不足导致生长速率下降至0.24 ?/cycle。
2. 薄膜特性：DF-ThALD在150°C下密度达2.95 g/cm³，显著高于ThALD的2.65 g/cm³；折射率从1.59提升至1.65，接近体材料值1.71。
3. 杂质控制：XPS深度剖面显示DF-ThALD将碳杂质从3%降至<1%，且有效抑制了SiO_x界面层形成（Si-O键含量从32.5%降至17.1%）。
4. 电学性能：150°C下漏电流密度降低5个数量级至3.7×10^?6 A/cm²，介电常数k值从6.28提升至7.21。

Conclusion部分指出：DF-ThALD通过"切割吹扫"步骤有效消除物理吸附的前驱体和副产物，克服了低温下热力学不足导致的"屏蔽效应"。这项研究不仅首次证实DFM在低温ALD中的优势，更为柔性电子、三维集成等热敏感应用提供了高性能BeO薄膜制备方案。其突破性在于：1）将高质量BeO沉积温度下限降至150°C；2）无需等离子体即可实现杂质控制；3）为高深宽比结构沉积开辟新途径。该技术有望推动BeO在DRAM电容器、功率器件等领域的应用进程。