编辑推荐：
为解决多目标进化算法（MOEAs）在收敛性与多样性平衡上的难题，研究人员提出两阶段 HV 驱动自适应多目标进化算法（TSAMEA）。其在 24 个基准测试中表现优于 9 种 MOEAs，并成功优化 FPRM 电路的面积与功耗，为相关领域提供新方法。
在科技飞速发展的当下，多目标优化问题（MOPs）如影随形，广泛存在于交通、经济管理、环境保护等各个领域。这类问题往往涉及两个或多个相互冲突的目标，寻求最优解时需要同时考虑多个方面，而不是单一的结果。对于解决 MOPs 的关键工具 —— 多目标进化算法（MOEAs）而言，如何在收敛性和多样性之间找到恰当的平衡，一直是困扰研究人员的难题。收敛性强意味着算法能快速逼近最优解集合（帕累托前沿，PF），但过度追求收敛可能导致解的多样性不足，尤其在面对具有复杂帕累托前沿（如凹形、凸形、不规则形状）的问题时，难以覆盖所有关键区域；而只注重多样性又会使收敛速度变慢，影响算法效率。在集成电路设计领域，固定极性里德 - 穆勒（Fixed Polarity Reed-Muller，FPRM）逻辑电路的面积和功耗优化也面临严峻挑战，其极性搜索空间呈指数级增长，传统基于加权和法（WSM）的算法存在结果依赖参数设置、只能获得少数最优解等缺陷，而现有进化算法多针对单目标优化，亟需更有效的多目标优化方法。
为应对上述挑战，国内研究人员开展了两阶段 HV 驱动自适应多目标进化算法（TSAMEA）的研究。该研究成果发表在《Expert Systems with Applications》，为多目标优化问题及 FPRM 电路优化提供了新的思路和方法。
研究人员主要采用了以下关键技术方法：设计两阶段算法框架，第一阶段采用正弦递减调整的缩放因子加速探索，第二阶段利用基于历史记忆池的自适应参数控制机制结合 HV 指标引导开发；选取 24 个基准测试实例（包括 ZDT、DTLZ、WFG 系列问题）进行算法性能评估；将 TSAMEA 应用于 FPRM 电路的面积和功耗优化，并与 9 种先进 MOEAs 进行对比。
算法设计与性能验证
通过构建两阶段算法结构，TSAMEA 在不同阶段采用不同的子代生成策略。第一阶段借助正弦递减的缩放因子调整方法，加快种群在解空间的探索步伐，促使其快速向帕累托前沿收敛。第二阶段引入基于历史记忆池的自适应参数控制机制，结合超体积（HV）这一综合性能指标动态调整搜索策略，提升对优质解区域的开发能力。在 24 个基准测试实例上，与 NSGA-II、SPEA2、IBEA 等 9 种 state-of-the-art MOEAs 对比，TSAMEA 在收敛性、多样性等综合指标上表现更优。可视化图表和收敛曲线显示，其能更高效地逼近帕累托前沿，且解的分布更为均匀广泛。通过组件分析验证了算法各部分的有效性，正弦递减调整和历史记忆池机制均对提升算法性能有显著贡献。
在 FPRM 电路优化中的应用
针对 FPRM 逻辑电路面积和功耗优化中极性搜索空间庞大、难以生成包含多样解的前沿解集的问题，TSAMEA 发挥多目标优化优势，在优化过程中同时考虑面积和功耗两个目标，成功在复杂搜索空间中找到更优的极性解。与其他 9 种 MOEAs 相比，TSAMEA 获得的解集在面积和功耗的平衡上表现更优，有效验证了其解决实际工程问题的能力，为集成电路设计中平衡性能与成本提供了新的技术手段。
研究结论与意义
TSAMEA 通过两阶段策略成功平衡了 MOEAs 的收敛性与多样性，在基准测试和实际应用中均展现出显著优势。该算法为解决各类复杂多目标优化问题提供了一种高效的新方法，尤其在集成电路设计领域，为 FPRM 电路的面积和功耗优化开辟了新路径，有助于降低芯片设计成本、提升器件稳定性，对推动集成电路技术的发展具有重要意义。未来研究可进一步拓展 TSAMEA 在更多实际场景中的应用，探索其在更高维度多目标优化问题中的潜力。
